TW200809361A - Electro optical device and electronic apparatus equipped with the same - Google Patents

Description

200809361 (1) 九、發明說明 【發明所屬之技術領域】 本發明係有關例如液晶裝置之光電裝置，以及具備該 光電裝置之例如液晶投射器等之電子機器的技術範圍。 【先前技術】 在此種光電裝置中係例如，一對基板，藉由特定之間 Φ 隙，針對在密封範圍，由密封加以貼合，並於此等基板間 封入液晶等之光電物質，於一對的基板之中元件基板上的 顯示範圍’畫素電極，爲了進行該畫素電極之選擇性的驅 動之掃描線，資料線，以及作爲畫素開關用元件之TFT ( Thin Film Transistor)則藉由層間絕緣膜，作爲層積構造 而置入，並構成爲可主動矩陣驅動，另外，對於元件基板 上之顯示範圍的周邊範圍（包含密封範圍），係作爲層積 構造而置入爲了供給畫像信號之畫像信號線等。 φ 另外’爲了降低對於光電物質之配向狀態產生混亂之 可能性，對於因上述之層積構造而引起，產生於元件基板 表面之凹凸而言’施以化學性硏磨處理（Chemical Mechanical Polishing: CMP)等之平拍化處理。 另一方面，在此種光電裝置之中，係有採用以時分割 輸入欲供給至N條之資料線的畫像信號之同時，以時分 割，各複數條:¾擇N條之資料線而供給之驅動方式（即 ，混合方式或fe號分離方式）者（例如，參照專利文獻i -4- 200809361 (2) 〔專利文獻1〕日本特開2005-434 1 7號公報 【發明內容】 〔欲解決發明之課題〕 但，在上述之光電裝置之中，與層積於顯示範圍之配 線等之數量作比較，因層積於密封範圍之配線的數量爲少 ，故對於產生在元件基板表面之凹凸，即使施以平坦化處 0 理，亦有均一地平坦化元件基板表面之情況爲困難之技術 性問題，更加地，在採用上述之混合方式的光電裝置中， 因1條之畫像信號線則對應於各N條之資料線之情況， 故顯示範圍與密封範圍之配線的數量差則變大，均一地平 坦化元件基板表面，但亦有變爲更困難之問題點，加上， 亦有畫像信號線係多爲只配線於沿著在密封範圍之元件基 板之一邊的範圍，針對在密封範圍內產生不平之凹凸的分 佈’經由密封材，以特定的間隔保持元件基板與對向基板 φ 之情況變爲困難之技術性問題點。 本發明係爲例如有鑑於上述問題點所作爲之構成，其 課題爲提供可提升基板表面之平坦性，具備可高品質畫像 顯示之光電裝置，以及具備該光電裝置之電子機器者。 〔爲了解決課題之手段〕 本發明之光電裝置係爲了解決上述課題，具備第1基 板’和於第1基板上，以特定畫素間距所排列之複數畫素 電極，和於排列有該複數畫素電極之畫素範圍，較前述畫 -5- 200809361 (3) 素電極，藉由層間絕緣膜配置於下層側之同時，與前述畫 素電極電性連接之信號線及電子元件，和與前述第1基板 對向而配置之第2基板，和針對在沿著前述畫像範圍之周 圍的密封範圍，相互貼合前述第1基板及第2基板之密封 材，和於前述第1基板上之前述密封範圍之最少的一部分 ，沿著前述密封範圍之範圍，以與前述特定畫素間距相等 之間隔而排列之同時，由與構成前述信號線及電子元件之 I 導電膜之中至少一個之導電膜同一膜而成之複數的虛擬配 線。 在本發明之光電裝置之中，於例如由玻璃基板，石英 基板等而成之第1基板上的畫素範圍，令例如由透明導電 膜而成之畫素電極則以特定畫素間距，例如排列成矩陣狀 ，而有關本發明之「特定畫素間距」係指在相鄰接之畫素 電極的中心間的間隔或距離，針對在平面地排列畫素電極 的情況，對於沿著第1基板之一邊的X方向及沿著交叉 Φ 於其之γ方向的各方向的間隔不同時，係亦未其各間隔 ，更加地，對於第1基板上之畫素範圍，係例如呈相互交 叉地加以配設之複數掃描線及貧料線等之信號線，以及對 應於各畫素電極之畫素開關用之電子元件，則藉由層間絕 緣膜形成於較畫素電極下層側，即，對於第1基板上係藉 由層間絕緣膜層積有信號線及電子元件，並於此等上層側 層積有畫素電極，而如此形成有畫素電極等之第1基板， 和由形成有例如對向電極等之例如玻璃基板而成之第2基 板係畫素電極與對向電極成對向地，接由特定間隔（即， -6 - 200809361 (4) 基板間間隔），針對在密封範圍，經由由例如硬化性數之 而成之密封材所貼合，對於密封材係混入有爲了規定第1 及第2基板間之特定間隔的例如小珠狀或纖維狀之間隔材 ，而於所貼合之第1及第2基板間，封入液晶等之光電物 質，對於光電裝置之動作時，係依據例如從畫像信號線所 供給之畫像信號等，施加電壓於畫素電極及對向電極間的 液晶等之光電物質，並在畫素範圍進行畫像顯示。 在本發明中，特別是由與構成前述信號線及電子元件 之導電膜之中至少一個之導電膜同一膜而成之複數的虛擬 配線則於第1基板上之密封範圍之至少一部分，沿著畫素 範圍之周圍，以與特定畫素間距相等之間隔而排列，而有 關本發明之「同一膜」係指於在製造工程時之同一機會進 行成膜的膜，並爲同一種類的膜，然而，「由同一膜而成 」係指並亦非要求作爲一枚的膜而進行連續情況之宗旨， 而基本上，同一膜之中如爲相互作爲分斷之膜部分即足夠 之宗旨，另外，「以與特定畫素間距相等之排列間隔而排 列」係指除了以與特定畫素間距完全相等之排列間隔而排 列之情況，亦包含複數虛擬配線之排列間隔與特定畫素間 距的差不會造成實踐上問題之程度情況的宗旨。 即，例如，針對在圍著畫素範圍周圍之密封範圍之中 沿著X方向的密封範圍，延伸於Y方向之虛擬配線則以 與X方向之特定畫素間距相等之排列間隔，沿著X方向 而排列，針對在圍著畫素範圍周圍之密封範圍之中沿著Y 方向的密封範圍，延伸於X方向之虛擬配線則以與Y方 -7- 200809361 (5) 向之特定畫素間距相等之排列間隔，沿著Y方向而排列 〇 因而，可減少產生於在密封範圍之第1基板表面的凹 凸，和產生於在畫素範圍之第1基板表面的凹凸的差，即 ，經由於密封範圍內以與特定畫素間距相等之排列間隔而 排列之複數虛擬配線，可模擬因針對在畫素範圍內之層積 構造而引起的凹凸，換言之，經由複數虛擬配線，可幾乎 I 或完全地使第1基板上之密封範圍及在畫素範圍之表面的 凹凸作爲均一地產生者，隨之，對於產生在第1基板表面 (或者，由層積於第1基板上之畫素電極至下層側之層間 絕緣膜的表面）之凹凸而言，經由施以CMP等之平坦化 處理之情況而去除凹凸之後，可提升第1基板表面之平坦 性，由此，可降低對於液晶等之光電物質之配向狀態產生 混亂之可能性，更加地，因在第1基板上之密封範圍的表 面之凹凸而引起，可經由密封材（換言之，經由包含於密 φ 封材之間隔材），迴避以特定間隔保持第1基板與第2基 板之情況成爲困難的事態。 更加地，在本發明中，特別是複數之虛擬配線係因以 與特定畫素間距相等之排列間隔而排列，故在將例如由光 硬化性樹脂而成之密封材，經由從第1基板側照射例如紫 外線（UV光）等光之情況而使其硬化時，可使密封材均 一地硬化，即，於相鄰接之複數虛擬配線間，可藉由設置 在各特定畫素間距之間隙，幾乎或實踐性地完全均一透過 從第1基板側所照射的光而使密封材硬化者。 -8 - 200809361 (6) 如以上說明，如根據本發明之光電裝置，因於基板上 的密封範圍，以與特定畫素間距相等之排列間隔而排列複 數之虛擬配線，故可模擬因針對在畫素範圍內之層積構造 而引起的凹凸，並提升第1基板表面之平坦性，因而，可 降低對於光電物質之配向狀態產生混亂之可能性的同時， 經由密封材，可以特定的間隔確實保持第1基板與第1基 板者。 在本發明之光電裝置之一型態中，於前述基板上，具 備沿前述第1基板之一邊而設置，供給畫像信號之複數之 畫像信號端子，和於該複數之畫像信號端子，各別電性連 接的同時，具有在於沿前述密封範圍中之前述一邊的範圍 中，沿交叉於前述一邊之方向所配線之配線部分的複數畫 像信號線；前述複數之虛擬配線中之至少一部分乃在相鄰 接之前述畫像信號線之前述配線部分間，與前述配線部分 之排列間隔，與前述特定畫素間隔相等地加以排列者。 Φ 如根據此型態，針對在密封範圍，複數虛擬配線之中 至少一部分係與沿著交叉於在畫像信號線之一邊的方向（ 即，Y方向）之配線部分的排列間隔，則呈與特定畫素間 距相等地加以排列，即，複數虛擬配線之一部分係與沿著 在畫素信號線之Y方向的配線部分同時，以與特定畫素 間距相等之排列間距而排列，因而，針對在形成有畫像信 號線之配線部分的密封範圍，可模擬針對在畫素範圍之表 面的凹凸，隨之，可提升第1基板表面之平坦性者。 在本發明之光電裝置之其他型態中，於前述基板上， 200809361 (7) 具備設於前述畫素範圍之複數之掃描線、和與前述複數之 掃描線相互交叉而設置的同時，於每N (惟N爲2以上之 整數）條加以區塊化的複數之資料線、包含各對應於前述 複數之資料線之複數之開關，於每前述區塊，選擇1條之 資料線，將從對應於前述複數之畫像信號線中之前述選擇 之資料線所屬之區塊之畫像彳3號線所供給之即述畫像丨3號 ，輸出至前述選擇之資料線的選擇電路。 如根據此型態，針對在密封範圍，沿著在相鄰接之畫 像信號線的γ方向之配線部分間之間隔係較特定畫素間 距爲大，因而，於沿著在相鄰接之畫像信號線的γ方向 之配線部分間之間隔，經由排列虛擬配線之情況，可有效 地提升第1基板表面之平坦性者。 在本發明之光電裝置之其他型態中，前述配線部分乃 從藉由層間絕緣膜，配置於互爲不同之層的複數之導電膜 ，各別加以形成，前述複數之虛擬配線乃各別從與前述複 0 數之導電膜同一之膜所形成。 如根據此型態，虛擬配線係從與構成在畫像信號線之 前述配線部分的複數之導電膜同一膜所形成，即，對於畫 像信號線之前述配線部分則經由2個導電膜，做爲雙重配 線而形成之情況，虛擬配線亦作爲由該2個導電膜而成之 雙重配線所形成，因而，可減少經由在第1基板上之密封 範圍的前述配線部分之凹凸與經由虛擬配線之凹凸的差， 並可更提升第1基板表面之平坦性者。 在本發明之光電裝置之其他型態中，前述複數之虛擬 -10- 200809361 (8) 配線之配線寬度乃使與前述複數之畫像信號線之配線寬度 互爲相等而形成者。 如根據此型態，更可減少經由在第1基板上之密封範 圍的前述配線部分之凹凸與經由虛擬配線之凹凸的差，由 此，更可提升第1基板表面之平坦性者。 在本發明之光電裝置之一型態中，於前述第1基板上 ，具備爲供給一定電位的定電位線，前述複數之虛擬配線 赢 乃與前述定電位線電性連接者。 如根據此型態，複數之虛擬配線係例如與供給接地地 位之一定電位之定電位線電性連接，因而，複數之虛擬配 線係作爲使相鄰接之信號線間，例如相鄰接之畫像信號線 間之電磁的干擾降低之密封膜而發揮機能，隨之，可降低 或防止相。互受到例如相鄰接之畫像信號線相互經由電磁 干擾之不良影響者。 然而，定位電線係例如亦可作爲爲了供給電源於爲了 Φ 驅動掃描線之掃描驅動電路的電源電位線，或爲了供給特 定電位於對向電極之對向電極電位線。 然而，複數之虛擬配線係信號之電位則於每一定時間 變換爲特定電位，例如，亦可作爲與爲了供給如在一定週 期反轉之特定電位信號的特定電位線電性連接，而對於此 情況，如對於各一定時間而視，信號的電位係亦因爲一定 ，故可相稱地得到降低與上述同樣之電磁干擾的效果。 本發明之電子機器係爲了解決上述課題而具備上述之 本發明之光電裝置而成。 -11 - 200809361 (9) 如根據本發明之電子機器，因具備上述之本發明之光 電裝置而成’故可實現可高品質的顯示之投射型顯示裝置 ’行動電話’電子手帳，文字處理機，取景型或螢幕直視 型之攝影機，工作站，電視電話，POS終端，觸碰面板等 之各種電子機器，另外，作爲本發明之電子機器，例如， 亦可時限電子紙等之電泳裝置等者。 本發明之作用及其他優處係從爲了實施接下來說明之 ^ 最佳型態，有清楚說明。 【實施方式】 在以下，關於本發明之實施型態，參照圖面之同時， 進行說明，而在以下之實施型態中，將本發明之光電裝置 之一例的TFT主動矩陣驅動方式之液晶裝置作爲例子。 <第1實施型態> 關於有關第1實施型態之液晶裝置，參照圖1至圖6 進行說明。 首先，關於有關本實施型態之液晶裝置的全體構成， 參照圖1及圖2進行說明，在此，圖1係爲表示有關本實 施型態的液晶裝置之全體構成平面圖，而圖2係爲圖〗之 H-H’線的剖面圖。 針對在圖1及圖2，在有關本實施型態之液晶裝置 1 0 0中，係對向配置有T F T陣列基板1 〇與對向電極2 〇， 然而，TFT陣列基板10係爲有關本發明之「第〗基板」 -12- 200809361 (10) 的一例，而對向電極20係爲有關本發明之「第2基板 的一例，於TFT陣列基板10與對向電極20之間封入 液晶層50，並TFT陣列基板10與對向電極20係經由 置在位置於作爲有關本發明之「畫素範圍」的一例之畫 顯示範圍1 〇 a周圍之密封範圍5 2 a之密封材5 2，相互 著，而密封材52係由爲了貼合兩基板之紫外線硬化樹 而成，並針對在製造處理，塗佈於TFT陣列基板1 0上 後，經由紫外線照射而使其硬化之構成，另外，對於密 材52中係散佈有爲了將TFT陣列基板10與對向電極 之間隔（基板間間隔）作爲特定値之玻璃纖維或玻璃珠 之間隔材。 針對在圖1，並排於配置有密封材52之密封範圍 內側，規定畫像顯示範圍1 Oa之框緣範圍5 3 a之遮光性 框緣遮光膜5 3，則設置於對向電極2 0側，而在週邊範 之中，對於位置於配置有密封材5 2之密封範圍5 2 a外 的範圍，係包含供給畫像信號之畫像信號端子的外佈電 連接端子1 02則沿著TFT陣列基板1 〇之一邊所設置， 於較沿著其一邊的密封範圍爲內側，作爲有關本發明之 選擇電路」的一例之信號分離器7則作爲被覆於框緣遮 膜53地所設置，另外，掃描線驅動電路〗〇4係於沿著 接於其一邊之2邊的密封範圍52a內側，作爲成被覆於 緣遮光膜5 3地所設置，另外，對於TFT陣列基板1 0 於對向於對向電極20之4個角部的範圍，配置有爲了 上下導通材107連接兩基板間之上下導通端子1〇6,而 有 設 像 接 脂 之 封 20 等 之 的 61 側 路 而 厂 光 鄰 框 係 由 由 -13- 200809361 (11) 此等，可在TFT陣列基板10與對向電極20之間採取電 性導通者。 對於TFT陣列基板10上方，係形成有爲了電性連接 有外部電路連接端子1 02，和信號分離器7，和掃描線驅 動電路104，和上下導通端子106之引導配線90。 針對在圖2，對於TFT陣列基板10上，係形成有置 入有爲驅動元件之畫素開關用TFT或掃描線，資料線等 之配線的層積構造，而對於畫像顯示範圍1 〇a係於畫素開 關用TFT或掃描線，資料線等之配線的上層，設置有畫 素電極9a，而對於畫素電極9a上係形成有配向膜，另外 ，對於密封範圍52a係設置有後述之複數之虛擬配線，另 一方，於與針對在對向電極20之TFT陣列基板10的對 向面上，形成有遮光膜23，並且，於遮光膜23上，與複 數之畫素電極9a對向而形成有由ΙΤΌ等之透明材料而成 之對向電極2 1，於對向電極2 1上係形成有配向膜，另外 0 ，液晶層5 0係由混合一種或數種類之絲狀液晶的液晶而 成，在此等一對之配向膜間，採取特定之配向狀態。 然而，在此雖無圖示，但對於TFT陣列基板10上， 係除了信號分離器7，掃描線驅動電路1 04之外，亦可形 成有爲了檢查製造圖中或出貨時之該液晶裝置品質，缺陷 等之檢查電路，檢查用圖案等。 接著，關於有關本實施型態之液晶裝置的電性構成， 參照圖3進行說明，在此，圖3係爲表示有關本實施型態 之液晶裝置的電性構成電路圖。 -14- 200809361 (12) 針對在圖3，液晶裝置1 〇 〇係於τρ τ陣列基板1 〇上 ，具備信號分離器7及掃描線驅動電路1 〇 4，更加地，對 於TFT陣列基板1 〇上，係形成有爲了供給對向電極電位 LCCOM於上下導通端子106之作爲有關本發明之「定電 位線」的一例之對向電極電位線9 1，而在TFT陣列基板 1 〇上之外部電路連接端子1 〇2之中，於畫像信號端子 102v ’連接有作爲外佈電路之畫像信號供給電路4〇〇。 _ 對於TFT陣列基板1〇之畫像顯示範圍i〇a，係32〇 行之掃描線1 1 a則呈延伸存在於行方向（即，X方向）地 所設置，另外，於每4條作爲組群化之480 ( =1 20x4 )列 的資料線6a，則呈延伸存在於列方向（即，γ方向）地， 且呈與各掃描線1 1 a相互保持電性絕緣地所設置，·然而， 掃描線1 1 a及資料線6 a的條數各自並不侷限於3 2 0條及. 480條之構成，而構成1組群的資料線述係在本實施型態 中，J乍爲「4」，但如爲「2」以上即可。 0 畫素電極9a係對應於320條之掃描線1 la與480條 之資料線6a的交叉部，而各自排列，隨之，本實施型態 之中，畫素電極9a係成爲縱320行X橫480列，以特定之 畫素間距配列成矩陣狀，然而，在此雖無圖示，但對於各 畫素電極9a與資料線6a之間，係形成有因應藉由掃描線 1 1 a而各自所供給之掃描信號而控制各自導通狀態及非導 通狀態的畫素開關用TFT，或爲了作爲長時間維持施加於 畫素電極9a之電壓的儲存容量之容量配線。 在此，本實施型態之中，爲了區別構成1組群之4列 -15- \

200809361 (13) 的資料線6a，有著從左依序各自稱爲a，b，c，d g 情況，詳細來說，a系列係爲第1，5，9，…，477 資料線6a，b系列係爲第2，6，10，···，478列之| 6a，c系列係爲第3，7，1 1，…，479列之資料線 系列係爲第4，8，12，…，480列之資料線6a。 針對在圖3，掃描線驅動電路1 04係於第〗，2 …，320行之掃描線lla，供給掃描信號Gl，G2， …’ G3 20，詳細來說，掃描線驅動電路1 04係跨越 框的期間，依序選擇第1，2，3，…，320行之掃 11a之同時，將對於選擇之掃描線之掃描信號作爲相 選擇電壓之Η位準，而將對於除起之外之掃描線之 信號作爲相當於非選擇電壓之L位準，而在本實施型 ’對於掃描線驅動電路1 04係從外部電源，藉由低電 位線9 3，供給較對向電極電位l C C Ο Μ爲低之低電源 VS S (例如〇伏特），藉由高電源電位線92，供給較 電極電位LCCOM爲高之高電源電位VDD (例如15 )’即，掃描信號之L位準係爲低電源電位VSS，而 fe號之Η位準係爲局電源電位ν d D，然而，低電源 線93係爲有關本發明之「定電位線」的一例。 掃描線驅動電路1 04係爲與TFT陣列基板1 0不 成’對於顯示動作時係藉由畫像信號端子1 02v而與 陣列基板1 0連接，而畫像信號供給電路1 40係對於 於經由掃描線驅動電路1 〇4所選擇之掃描線1 1 a，和 於各組群之4列的資料線6a之中，經由信號分離器 列之 列之 料線 a， d G3， 1圖 描線 當於 掃描 態中 源電 電位 對向 伏特 掃描 電位 同構 TFT 對應 在屬 7所 -16- 200809361 (14) 選擇之資料線6 a的畫素電極9 a而言，輸出因應畫素電極 9a含有之畫素的等級之電壓之畫像信號。 然而，在本實施型態中，如上述，資料線6 a的列數 係爲「48〇」，並因此等對於每4列作爲組群化，故畫像 信號端子l〇2v之個數係爲「120」。 信號分離器7係由包含設置於各資料線6a之TFT71 所構成，在此’ T F T 71係爲η通道型，各汲極係連接於資 料線6 a之一端，共通連接對應於屬於同一組群之資料線 ^ 6a的4個TFT71之源極，供給對應於該組群之畫像信號 〇 即，第m (但，m係爲1以上12 0以下的整數）之組 群係因從a系列之第（4m-3 )列，b系列之第（4m-2 )列 ，c系列之第（4m-1 )列及d系列之第（4m )之資料線 6 a所構成，故對應於此等4列之資料線6 a的T F T 7 1之源 極係共通連接，供給畫像信號VID ( m )，而對於對應於 ^ 第（4m-3 )列之資料線6a的TFT71之閘極係供給控制信 號Sell，同樣地，對於對應於第（4m-2 )列、第（4m-l )列及第（4m )列之資料線6a的TFT71之閘極係供給控 制信號Sel2、控制信號Sel3及控制信號Sel4，然而，控 制信號Sell、Sel2、Sel3及Sel4係從作爲無圖示之外部 電路之時間控制電路，藉由外部電路連接端子102所供給 〇 在此，關於如上述所構成之液晶裝置的動作進行說明 -17- 200809361 (15) 掃描線驅動電路1 04係跨越某1圖框（n圖框）之期 間，將掃描信號G1，…，G3 20，於每1水平期間依序排 他性地作爲Η位準（即，選擇電壓）。 在此，在1水平期間中，從時間控制電路所供給之控 制信號Sell、Sel2、Sel3及Sel4係以其順序排他性地成 爲Η位準，並配合其供給，畫像信號供給電路400係供 給畫像信號 VID1，VID2，VID3，…，VID120。 詳細來說，畫像信號供給電路400係針對在第i行之 ^ 掃描信號Gi成爲Η位準之期間，控制信號Sell成爲Η 位準時，只有因應對應於第i行之掃描線1 1 a與a系列之 資料線6a之交叉的畫素等級之電壓，對於對向電極電位 LCCOM而言，使高位或低位之畫像信號 VID1，VID2， VID3，…，VID120對應於第 1，2，3，…，120之組群 而一並進行輸出，此時，因只有控制信號S el 1爲Η位準 ，故選擇a系列之資料線6a (即，只有對應於a系列之 0 資料線6a的TFT71開啓）之結果，畫像信號VID1， VID2，VID3 , ···，VID120係各自供給至a系歹[J (第1，5 ，9，…，477列）之資料線6a，另一方面，當掃描信號 Gi爲Η位準時，針對在位置於第i行之所有畫素，因畫 素開關用TFT則成爲開啓（導通）狀態，故供給至a系 列的資料線6a之畫像信號VID1，VID2，VID3，…， VID120係成爲各自施加於i行1列，i行5列，i行9列 ，…，i行477列之畫素電極9a者。 接著，畫像信號供給電路400係控制信號Sel2成爲 -18- 200809361 (16) Η位準時，這次係使因應對應於第i行之掃描線1 1 a與b 系列之資料線6a之交叉的畫素等級之電壓的畫像信號 VID1，VID2，VID3，…，VID120 對應於第 1，2，3，… ，120之組群而一並進行輸出，此時，因只有控制信號 Sel2爲Η位準，故選擇b系列之資料線6a之結果，畫像 信號VID1，VID2，VID3，…，VID120係成爲各自供給 至b系列（第2，6，10，…，4 7 8列）之資料線6 a，各 自施加於i行2列，i行6列，i行10列，…，i行478 列之畫素電極9a者。 同樣地，畫像信號供給電路400係針對在第i行之掃 描信號Gi成爲Η位準之期間，對於控制信號Sel3成爲Η 位準時，係將因應對應於第i行之掃描線11&與c系列之 資料線6a之交叉的畫素等級，而對於控制信號Sel4成爲 Η位準時，係將因應對應於第i行之掃描線〗i a與d系列 之資料線6a之交叉的畫素等級電壓的畫像信號VID1， _ VID2，VID3，…，VID120 對應於第 1，2，3，…，120 之組群而一並進行輸出，由此，供給至c系列（第3，7 ，：I 1 ’…，479列）之資料線6a，各自施加於i行3列， i行7列，i行1 1列，…，i行479列之畫素電極9a，接 著’供給至d系列（第4，8，12，…，480列）之資料線 6a，各自施加於i行4列，i行8列，i行12列，…，i行 4 8 0列之畫素電極9 a。 由此’對於第i行的畫素，完成寫入因應等級之畫像 信號之電壓的動作，然而，施加於畫素電極9a之電壓係 -19- 200809361 (17) 即使掃描信號Gi成爲L位準，亦晶由液晶容量’成爲保 持至接下來之（n+1)圖框之寫入爲止者。 、 接著，關於有關本實施型態之液晶裝置的虛擬配線’ 加上於圖3，參照圖3至圖6詳細進行說明，在此，圖4 係爲表示針對在圖1範圍C1之虛擬配線的配置平面圖’ 圖5係爲表示針對在圖1範圍C2之虛擬配線的配置平面 圖，圖6係爲圖5之B - B ’線的剖面圖。 如從圖3至圖5所示，在本實施型態之中，特別是於 TFT陣列基板10上，具備有複數之虛擬配線95，96及 97，而複數之虛擬配線95，96及97係各自，至少一部份 呈重疊於密封範圍52a地形成。 更具體而言，針對在圖3及圖4，複數之虛擬配線96 係從與構成資料線6a等之導電膜同一膜所形成，而複數 之虛擬配線96係針對在圍住畫像顯示範圍1 0a之密封範 圍52a之中，沿著Y方向之範圍（即，圖1中，密封範圍 0 52a之中位置於畫像顯示範圍10a之左右側的範圍）內， 各自呈延伸於X方向地形成，並畫素電極9a則以與沿著 Y方向所配置之畫素間距L2相等之排列間隔D2，沿著Y 方向所排列，在本實施型態中，畫素間距L2及排列間隔 D2，以及後述之畫素間距L 1及排列間隔D 1係均爲約 10um，複數之虛擬配線96之配線寬度W2及後述之複數 之虛擬配線97之配線寬度W1係均爲5um，而複數之虛 擬配線96係與對向電極電位線9 1連接，並供給對向電極 電位LCCOM。 -20-

200809361 (18) 複數之虛擬配線97係從與構成資料線6a等；2 同一膜所形成，而複數之虛擬配線97係針對在圍 顯示範圍10a之密封範圍52a之中，對於畫像羅 1 〇a而言，沿著位置於與外部電路連接端子1 02相 X方向的範圍（即，位置於密封範圍52a之中畫僞 圍1 〇a上側之範圍），呈沿著Y方向延伸地形成， 電極9a則以與沿著X方向所排列之畫素間距L 1 排列間隔D1，沿著X方向所排列，而複數之虛擬 係與對向電極電位線 91連接，並供給對向電 LCCOM。 針對在圖3及圖5，複數之虛擬配線95係從 畫像信號線99之複數的導電膜同一膜所形成。 詳細來說，如圖5及圖6所示，畫像信號線 藉由層間絕緣膜配置於相互不同的層之3個配線尾 99b及99c而成，配線層99c係從與構成掃描線1 導電膜同一膜所構成，並形成於TFT陣列基板1 0 絕緣膜12上，配線層99b係從藉由層間絕緣膜4 1 於配線層99c之上層側的導電膜所構成，並與配顏 ，藉由開孔於層間絕緣膜4 1之接觸孔83，相互· ，而配線層99a係從藉由層間絕緣膜42而配置於 99b之上層側的導電膜所構成，並與配線層99b， 孔於層間絕緣膜42之接觸孔8 1，相互電性連接’ 層99a及配線層99b係爲了保持與其他配線（例 線層99a同一膜而成之低電源電位線93)電性絕 .導電膜 I住畫像 ί示範圍 丨反側之 ί顯示範 並畫素 相等之 配線97 極電位 :與構成 99係由 f 9 9 a 5 1 a等之 之基底 而配置 | 層 9 9 c 〖性連接 r配線層 藉由開 而配線 ]，與配 〖緣狀態 -21 - 200809361 (19) 的同時進行交叉，針對在較密封範圍5 2 a並未在較密封範 圍5 2a外部電路連接端子1〇2 (參照圖1 )側（參照圖5 )，如此，畫像信號線99係針對在密封範圍52a內，作 爲由相互電性連接之3個配線層99a，99b及99c而成之 三重配線所形成。 複數之虛擬配線95係針對在密封範圍52a內，具有 與畫像信號線99相同的層積構造，即，虛擬配線95係由 3個配線層99a，99b及99c而成，而配線層99c係從與 ^ 配線層99c同一膜所構成，而配線層95b從與配線層99b 同一膜所構成，並與配線層95c，藉由開孔於層間絕緣膜 4 1之接觸孔84，相互電性連接，而配線層95a係從與配 線層99a同一膜所構成，並與配線層95b，藉由開孔於層 間絕緣膜42之接觸孔82，相互電性連接，如此，針對在 密封範圍52a內，作爲由相互電性連接之3個配線層99& ，99b及99〇而成之三重配線所形成。 0 針對在圖3及圖5，複數之虛擬配線95係針對在圍 住畫像顯示範圍l〇a之密封範圍52a之中，對於畫像顯示 範圍1 0a而言，沿著位置於與外部電路連接端子1 〇2相同 側之X方向的範圍（即，圖1中，密封範圍52a之中位置 於畫像顯示範圍1 〇a下側之範圍）內之相鄰接的畫像信號 線99間，畫素電極9a則以與沿著X方向所排列之畫素間 距Ll(參照圖4)之排列間隔D3，沿著X方向所排列， 在本實施型態中，複數之虛擬配線95的配線寬度W3，以 及畫像信號線99之配線寬度W4係約爲5nm，而複數之 -22- 200809361 (20) 虛擬配線95係與低電源電位線93連接，並供給低電源電 位 VSS 〇 即，在本實施型態中，特別是例如由與構成資料線 6a之導電膜同一膜而成之複數的虛擬配線95，96及97， 則針對在密封範圍52a內，沿著畫像顯示範圍10a，以與 畫素間距L1 (即，在本實施型態中，相等於此之畫素間 距L 1 )相等之排列間隔加以排列，因而，可縮小產生於 在密封範圍52a之TFT陣列基板10表面之凹凸，和產生 ^ 於在畫像顯示範圍l〇a之TFT陣列基板10表面之凹凸的 差，即，經由以與畫素間距L1相等之排列間隔排列於密 封範圍52a內之複數的虛擬配線95，96及97，可模擬因 、 針對在畫像顯示範圍l〇a內之層積構造所引起之凹凸，換 言之，經由複數的虛擬配線95，96及97，可使針對在 ,TFT陣列基板10上之密封範圍52a及畫像顯示範圍l〇a 的表面凹凸，幾乎或完全均一產生，隨之，對於產生於 ^ TFT陣列基板10之表面（或，由層積於TFT陣列基板10 上之畫素電極9a至下層側的層間絕緣膜表面）之凹凸而 言，可提升在經由施以CMP等之平坦化處理情況而去除 凹凸之後的TFT陣列基板1 〇表面之平坦性，由此，可降 低對於液晶層5 〇 (參照圖2)之配向狀態產生混亂之可能 性，更加地因針對在TFT陣列基板10上之密封範圍52a 的表面凹凸引起，經由密封材5 2 (換言之，經由包含於 密封材52之間隔材），可降低或防止無法以特定間隔均 一地保持TFT陣列基板1〇與對向電極20者。 23- 200809361 (21) 更加地，在本實施型態中，特別是複數的虛擬配線 95，96及97係因以與畫素間距L1 (或，畫素間距L2 ) 相等之排列間隔加以排列，故經由從TFT陣列基板1 0側 照射紫外光（UV光）之情況而使由光硬化性樹脂而成之 密封材52硬化時，可均一地使密封材52硬化，即，將從 TFT陣列基板1 0側所照射的光，藉由設置於每畫素間距 之間隙，幾乎或實踐性地完全透過於相鄰接之虛擬配線 95，96及97間而可使密封材52硬化，因而，可提升密 封材52之密著力，隨之，可經由密封材52強力接著TFT 陣列基板1 〇與對向電極20間，由此，可降低經由從裝置 外部侵入之水分等異物，形成於畫像顯示範圍1 〇a之例如 配向膜產生劣化之情況，並可提升裝置之信賴性。

加上，如圖5所示，在本實施型態中，特別是複數之 虛擬配線95係針對在密封範圍52a內，於相鄰接之畫像 信號線99之間，與畫像信號線99之排列間距D4則呈與 0 畫素間距L1相等地排列，即，複數之虛擬配線95係沿著 針對在畫像信號線99之密封範圍52a內之γ方向的線部 分之同時，以與畫素間距L 1相等排列間隔所排列，因而 ，針對在密封範圍52a之中形成有畫像信號線99之範圍 (即，密封範圍52a之中位置在畫像顯示範圍10a下側之 範圍），更可模擬針對在畫像顯示範圍10a之表面的凹凸 ，隨之，更可提升TFT陣列基板1 0表面之平坦性，特別 是，如本實施型態，對於作爲使用信號分離器7之混合方 式而構成液晶裝置1 00之情況係對於構成1個組群之N -24- 200809361 (22) 條（在本實施型態係爲4條）之資料線6a而言’因晝像 信號線99對應1條’故針對在密封範圍5 2a內之相鄰接 的畫像信號線99之Y方向的配線部分間之間隔係成爲較 畫素間距L1爲大’因而，經由在密封範圍52a內’設置 複數的虛擬配線95於沿著相鄰接之畫像信號線99之Y 方向的配線部分間之情況，提升TFT陣列基板1 〇表面之 平坦性之情況係針對在如本實施型態之混合式的液晶裝置 ，特別有效。 參照圖5及圖6，如上述，在本實施型態之中，特別 是虛擬配線95係具有與針對在密封範圍52a內之畫像信 號線99相同之層積構造，即，虛擬配線95係與針對在密 封範圍5 2 a內，從配線層9 9 a，9 9 b及9 9 c作爲三重配線 所構成之畫像信號線99同樣地，從配線層99a，99b及 9 9c作爲三重配線所構成，因而，可縮小產生於經由在密 封範圍52a之畫像信號線99的層間絕緣膜43表面之凹凸 ，與產生於經由虛擬配線95之層間絕緣膜43表面之凹凸 的差，並更可提升施以CMP等之平坦化處理之後的TFT 陣列基板10之表面（換言之，層間絕緣膜43之表面43b )之平坦性，而更具體而言，在本實施型態中，在於TFT 陣列基板1 0上形成至層間絕緣膜43爲止之層積構造之後 ，施以CMP等之平坦化處理，之後，於在層間絕緣膜43 表面之畫像顯不範圍10a，形成有畫素電極9a，更加地， 於密封範圍52a，配置密封材52而與對向電極20貼合， 在此，對於在形成至層間絕緣膜43爲止之層積構造之後 -25- 200809361 (23) (即，施以CMP等之平坦化處理之前），對於層間絕緣 膜4 3表面係形成因配置較層間絕緣膜4 3下層側之畫像信 號線99及虛擬配線95引起之凹凸43a，在此，本實施型 態之中，虛擬配線9 5係因具有與畫像信號線9 9同樣的層 積構造，故凹凸43a係因畫像信號線99而引起之凹凸與 因虛擬配線9 5而引起之凹凸則作爲一致之凹凸所形成， 因而，可經由CMP等之平坦化處理，更加一層，幾乎或 完全均一地去除凹凸43a，而可形成平坦性更高之表面 ^ 43b 者。 更加地，參照圖3及圖5，如上述，在本實施型態之 中，特別是複數之虛擬配線95係各自與供給低電源電位 VSS之低電源電位線93電性連接，因而，複數之虛擬配 線95係作爲針對在密封範圍52a內，使相鄰接之畫像信 號線99間之電磁性干擾降低之密封膜而發揮機能，隨之 ，可降低針對在密封範圍5 2 a，受到相鄰接之畫像信號線 0 99經由相互電磁干擾之不良影響情況。 如以上說明，如根據有關本實施型態之液晶裝置1 〇〇 ，因於TFT陣列基板10上之密封範圍52&，以與晝素間 距L 1 (或，畫素間距L2 )相等之排列間隔加以排列複數 的虛擬配線95，96及97，故可模擬因針對在畫像顯示範 圍l〇a之層積構造而引起之凹凸，並可提升TFT陣列基 板1 〇之表面的平坦性，因而，可降低對於液晶層5 0之配 向狀態產生混亂之可能性的同時，可經由密封材52’以 特定間隔確實地保持TFT陣列基板與對向電極20者 -26- 200809361 (24) <電子機器> 接著，關於將上述之光電裝置之液晶裝置 電子機器之情況，進行說明。 首先，關於作爲光閥使用其液晶裝置之投 明，圖7係爲表示投射器之構成例的平面圖， 示，對於投射器1100內部係設置有由鹵素燈 源而成之燈單元1102，而從其燈單元1102所 光係經由配置於光導向設備1 1 04內之4片反| 2片分色鏡1108，分離成RGB之3原色，射 應於各原色之光閥之液晶面板1110R，1110B ; 液晶面板1110R，1110B及1110G之構成 液晶裝置同等，以從畫像信號處理電路所供給 B之原色信號故自進行驅動的構成，並且，經 面板所調製的光係從3方向射入至分色稜鏡 對在其分色稜鏡1 1 12係R及B的光則90度 另一方面，G的光則直進，隨之，合成各色之 ，藉由投射鏡1114而投射彩色畫像於屏幕等。 在此，當著眼於經由各液晶面板1110R 1110G之顯示像時，經由液晶面板1110G的顯 經由液晶面板Hl〇R’ Η1〇Β之顯市向而言’ 右反轉情況。 然而，對於液晶面板1110R，1110B及11 適用於各種 射器進行說 而如圖7所 等之白色光 射出之投射 ί鏡1106及 入至作爲對 泛 1 1 10G。 係爲上述之 之 R，G， 由此等液晶 1 1 1 2，而針 進行折射之 畫像的結果 ，1110Β 及 示像係對於 需要進行左 10G係因經 -27- 200809361 (25) 由分色鏡1108，射入對應於R，G，B各原色的 須設置濾色片。 除了參照圖7說明之電子機器以外，亦可舉 之個人電腦或行動電話，液晶電視，取景型或螢 之攝影機，汽車導航裝置，呼叫器，電子手帳， 機，文字處理機，工作站，電視電話，Ρ Ο S終端 碰面板等之裝置等，並且，當然可適用於此等各 器。 另外，本發明係除了在上述實施型態說明之 以外，亦可適用於形成元件於矽基板上之反射型 (LCOM )，電漿顯示器（PDP )，電場釋放型 FED，SED )，有機EL顯示器，數位微透鏡裝 )，電泳裝置等。 本發明並不侷限於上述之實施型態，在不違 範圍及明細書全體所閱讀之發明主旨或思想的fg 宜作變更，而伴隨如此變更之光電裝置及由具備 置而成之電子機器，亦爲包含在本發明之技術 【圖式簡單說明】 〔圖1〕係爲表示有關第1實施型態爲之 全體構成之平面圖。 〔圖2〕係爲圖1之H-H，線剖面圖。 〔圖3〕係爲表示有關第1實施型態爲之 光，故無 出攜帶型 幕直視型 電子計算 /-f-ft £〇m ，具備觸 種電子機 液晶裝置 液晶裝置 顯示器（ 置（DMD 反從申請 圍，可適 該光電裝 圍的構成 晶裝置的 晶裝置的 -28- 200809361 (26) 電性構成之電路圖。 〔圖4〕係爲表示針對在圖1之範圍C 1的虛擬配線 之配置平面圖。 〔圖5〕係爲表示針對在圖1之範圍C2的虛擬配線 之配置平面圖。 〔圖6〕係爲圖5之B - B ’線剖面圖。 〔圖7〕係爲表示適用光電裝置之電子機器之一例而 成之投射器的構成平面圖。 【主要元件符號說明】 6a :信號分離器 9a :畫素電極 10 : TFT陣列基板 l〇a :畫像顯示範圍 1 1 a :掃描線 φ 2〇 :對向基板 2 1 :對向電極 23 :遮光膜 42 :層間絕緣層 5 〇 :液晶層 52 :密封材 52a :密封範圍 53 :框緣遮光膜 5 3 a :框緣範圍 -29· 200809361 (27)

71 : TFT 81，82，83，84 :接觸孔 90 :引導配線 9 1 :對向電極電位線 93 :低電源低電位線 9 5，9 6，9 7 :虛擬配線 99 :畫像信號線 100 :液晶裝置 102 :外部電路連接端子 l〇2v :畫像信號端子 104 :掃描線驅動電路 106 :上下導通端子 107 :上下導通材 400 :畫像信號供給電路 LI，L2 :畫素間距

Sell，Sel2，Sel3，Sel4 :控制信號 -30-

Claims (1)

1. 200809361 (1) 十、申請專利範圍 1·-種光電裝置，其特徵乃具有第1基板、 和於該第1基板上，以特定畫素間隔排列之複數之畫 素電極、 和在排列複數之畫素電極之畫素範圍，較前述畫素電 極藉由層間絕緣膜配置於下層側的同時，與前述畫素電極 電性連接之信號線及電子元件、 和與前述第1基板對向配置之第2基板、 和在沿前述畫素範圍之周圍之密封範圍，相互貼合前 述第1及第2基板之密封材、 和於前述第1基板上之前述密封範圍之至少一部分， 沿前述畫素範圍之周圍，以與前述特定畫素間隔相等之排 列間隔加以排列的同時，與構成前述信號線及電子元件之 導電膜中之至少一個導電膜相同之膜所成之複數之虛擬配 線。 $ 2.如申請專利範圍第1項所記載之光電裝置，其中， 於前述第1基板上，具備沿前述第1基板之一邊而設置， 供給畫像信號之複數之畫像信號端子、 和於該複數之畫像信號端子，各別電性連接的同時， 具有在於沿前述密封範圍中之前述一邊的範圍中’沿交叉 於前述一邊之方向所配線之配線部分的複數畫像信號線； 前述複數之虛擬配線中之至少一部分乃在相鄰接之前述畫 像信號線之前述配線部分間’與前述配線部分之排列間隔 ，與前述特定畫素間隔相等地加以排列者。 -31 - 200809361 3 .如申請專利範圍第2項所記載之光電裝置，其中， 於前述第1基板上，具備設於前述畫素範圍之複數之掃描 線、 和與前述複數之掃描線相互交叉而設置的同時，於每 N (惟N爲2以上之整數）條加以區塊化的複數之資料線 、 和包含各對應於前述複數之資料線之複數之開關’於 每前述區塊，選擇1條之資料線’將從對應於前述複數之 ® 畫像信號線中之前述選擇之資料線所屬之區塊之畫像信號 線所供給之前述畫像信號，輸出至前述選擇之資料線的選 擇電路。 4. 如申請專利範圍第2或第3項之光電裝置，其中， 前述配線部分乃從藉由層間絕緣膜’配置於互爲不同之層 的複數之導電膜，各別加以形成’前述複數之虛擬配線乃 各別從與前述複數之導電膜同一之膜所形成。 5. 如申請專利範圍第2至第4項之任一項之光電裝置 ，其中，前述複數之虛擬配線之配線寬度乃使與前述複數 之畫像信號線之配線寬度互爲相等而形成者。 6. 如申請專利範圍第1項至第5項之任一項之光電裝 置，其中，於前述第1基板上，具備爲供給一定電位的定 電位線，前述複數之虛擬配線乃與前述定電位線電性連接 者。 7. —種電子機器，其特徵乃具備如申請專利範圍之第 1項至第6項之任一項之光電裝置。 -32-