TW200529720A - Pad structure for improving parasitic effect - Google Patents

Description

200529720 五、發明說明（1) 【發明之技術領域】 本發明係用以消除電路板各内層平面間不良的電性耦 合，以提高佈線之響應，其中利用蝕刻的技術，蝕去接地 平面上相對於佈線平面上的表面元件的位置，將可消除電 路板的雜散電容效應，以增加電路板整體之電路品質。 【先前技術】 因積體電路（1C)的技術愈來愈進步，所需要的導電 接腳（pin)也愈多愈複雜，相對需要更多的佈線 (routing trace)，於印刷電路板的設計也是愈來愈複 雜與密集，故可節省電路板面積與設計的多層板因應〜而 生。 得統 各平面壓 訊號平面 於上迷各 件則至少 體電路元 的電阻元 即會產生 致的電壓 的技術， 的印刷 合而成 、接地 平面之 可以設 件數目 件，由 對應的 ，因此 藉此， 電路板之 ，其中至 平面以及 間，印刷 置在元件 增多時， 於每通過 電壓降， 又發展出 以增進印 製作方式是 少包含有電 複數個絕緣 電路板結構 平面上。當 每個積體電 一個積體電 使得每個積 一套佈線平 刷電路板功 源平面、元件平面、 層，絕緣層係同樣位 中’至於積體電路元 預燒板上所承載的積 路元件可視為一等效 路（等效電阻）元件 體電路元件獲得不一 面（Routing Layer) 效上之完整性。 然而，以目前佈線平面、電源平面以及接地平面之間 •距離而言之，由於每平面之間的介電層（Dielectdc

$ 5頁

200529720

五、發明說明（2) 使得其中產生出不 這些不良效應已經

Layer)厚度愈來愈小，因為過於狹窄 良的寄生效應（parasitic effects) 超過原先電路板設計時所預知。 如第一圖所示之習用技術，即為容恳 佈線平面η與接地平面13示音圖電路板"

蝕刻形成的金屬導線12,與導線12連接的承載焊墊有、。 (mounting pad) 14,此承載焊墊14係為了讓表面元件 :surface mount device，SMD) 16焊附於佈線平面 上，焊墊（pad)為一電路裝置或晶片的表面上一塊較大 的區域，可以作引線的搭接或探針施加的地方。鄰近佈線 平面11有一接地平面1 3作為電性參考。 在厚度為千分之一英吋（mi υ尺度下的印刷電路板 中，在設計上需要避免多層板中的電性干擾，尤其是在高 頻的電路之下。如間距微小的金屬材料的承載焊墊丨4之間 會有相互麵合（mutual coupling)的問題，接地平面13 與佈線平面11或其他各層間的耦合效應，尤其是有表面元 件1 6的位置’各層之間的出現雜散電容會破壞印刷電路板 之電路結構的表現（perf〇rmance)以及頻率響應 (response)〇

第二圖所示為在高頻電路設計之下所產生的耦合電 容’曲線2 1所示為電路板厚度在4m丨丨别寺產生的電容效 應’曲線2 3為電路板在丨2m丨1別夺的特性，由圖可知，曲線 21所示的電容值大於曲線2 3所示的值，也就是在愈來愈薄 與元件愈來愈小的環境下，必須考慮其中所產生的雜散效

第6頁 200529720 五、發明說明（3)

經由上述之習知技術說明可知，目前之印刷電路板於 電路板厚度過小時’各層電路板間將發生嚴重的寄生效 應，顯然具有缺失存在，而可待加以改善者。故本發明藉 於接地平面上對應到佈線平面上之表面元件的相對^置f 蝕去至少一個洞，而略去表面元件焊墊對接地平面的雜散 電谷效應，達到本發明改善雜散效應之焊墊結構。 【發明内容】 一種改善雜散效應之焊 相對於佈線平面上的表面元 承載焊塾對接地平面輕合的 結構包括有：一接地平面； 地平面上；一佈線平面，係 個承載焊墊，係設置於該佈 表面元件。 墊結構，係以钱去接地平面上 件的位置，使表面元件所處之 雜散現象能以降低。而該焊墊 至少一個蝕洞，係設置於該接 相鄰於該接地平面；一或複數 線平面上，用以承載至少一個 【實施方式】 結構本㊁提：：種改善雜散效應之焊墊 的麵合、㉟高；广件焊塾與接地平面層間不良 % Λ7^##^^^^^^ 焊塾仏與第二承裁;載γ以圖示之第-承載 厥知墊3 1 b表不，實際實施並不限於此。 200529720 五、發明說明（4) 承載焊墊31a，31b—般設置於電路板之佈線之第一平面 上，接地之第二平面30鄰近於承載焊墊31a，31b所在之第 一平面一側，為避免承載焊墊3 la，3 lb與第二平面3〇間產 生耦合的雜散電容而影響所承載的表面元件（響 應，此例係於第二平面30相對於承載焊墊31a，311)的^置 用蝕刻方法蝕去一蝕洞33，蝕洞33完全包含上方的承載焊 墊31a，31b，可消除焊墊本身與邊緣與接地之第二平面 造成的雜散效應。 第二B圖所不係為第一實施例之俯視示意圖，可明顯 得知接地之第二平面30所蝕去之蝕洞33完全覆蓋鄰近的 一平面中第一承載焊墊31旗第二承載焊墊31b，可消除 墊與第二平面3 0之雜散效應。 第一實施例中所述之蝕洞33面積相較與承載焊墊3。 31b的面積為大，此例能消除焊墊與第二平面的邊緣效， 應。但實際實施中並可能蝕洞之面積相同對應於該承載焊 墊之面積；可完全與部分涵蓋對應於該承載焊墊之面積； 可完全與部分涵蓋該承載焊墊之邊緣；可完全與部分涵蓋 該承載焊墊之邊角；可完全與部分涵蓋該相鄰之承載焊墊 間面積；故蝕洞面積如上述可為任意形狀。以下就本發明 其他最佳實施例敘述之： 第四圖所示係為本發明之改善雜散效應之焊墊結構第 二實施例立體示意圖，此例接地之第二平面3 〇所蝕去的蝕 洞43面積恰涵蓋鄰近的第一平面之第一承載焊墊3u盎第 二承載焊墊31b的面積與其間距包括的面積，可消除承載

200529720 五、發明說明（5) " 一 焊墊3 1 a，3 1 b與接地平面3 0雜散效應。 第五圖所示係為本發明之改善雜散效應之焊墊結構第 二實施例立體示意圖，此例係於接地平面3 〇上蝕去與承載 焊墊3 1 a，3 1 b面積相同大小之蝕洞5 i，5 3，並不考慮可能的 承載焊墊之邊緣效應。 第六A圖所示係為本發明之改善雜散效應之焊墊結構 第四實施例立體示意圖，本實施例於第二平面3 〇上蝕去Η 型的餘洞61，63，分別涵蓋第一平面中第一承載焊墊31 a與 第二承載焊墊3 1 b之邊角部分，不僅可消除承載焊墊 3 1 a，3 1 b本身與接地平面3 〇的雜散效應，亦能消除承載焊 塾31a，3 lb邊角部分與第二平面30的邊緣雜散效應，因為 金屬尖端亦會產生搞合的較大電場造成雜散效應。 而第六B圖所示係為上述第四實施例之俯視示意圖， 可得知承載焊墊之邊角部份已為蝕洞6 1，6 3所涵蓋，可有 效消除與接地之第二平面3 〇的雜散效應。 第七圖所示係為本發明之改善雜散效應之焊塾結構第 五實施例俯視示意圖，此實施例所示之蝕洞7 1，7 3分別涵 蓋鄰近的第一承載焊墊31 a與第二承載焊墊31b，並於邊緣 處擴大一些蝕洞7 1，73的面積以消除承載焊墊3 1 a，3 1 b與第 二平面3 0之邊緣耦合效應，更於兩承載焊墊間亦擴大了蝕 洞Π，7 3的面積而能消除兩焊墊間的邊緣耦合效應。 第八A圖所示為本發明之改善雜散效應之焊墊結構第 八實施立體示意圖，第二平面3 0所蝕去的蝕洞8 3涵蓋全部 承載焊墊31a，31b的面積，更於邊緣處與兩焊墊間都多蝕

第9頁 200529720 五、發明說明（6) -- 去一些面積，以消除焊墊與第二平面3〇的邊緣效應。 、第八B圖所示為第六實施例之俯視示意圖，清楚揭露 蝕洞8 3所涵蓋的面積完全涵蓋鄰近的第一承載焊墊3丨&與 第二承載焊墊31b，更包含其間隔所涵蓋之面積。 第九圖所示係為本發明之改善雜散效應之焊墊結構第 七實施例俯視示意圖，此實施例僅於承載焊墊3丨a 3丨b之 邊緣處相對應於第二平面30上蝕去蝕洞93,而第二平面3〇 相對於承載焊墊3 1 a，3 1 b之面積並未蝕去，以形成一 H型之 蝕洞93,此例企圖消除承載焊墊318,311)於邊緣所產生的 耦合效應，更因保留了第一承載焊墊31痛第二承載焊墊 31b間的第二平面30面積，而能藉與第二平面3〇的交互作 用來降低其互感效應。 然而，上述之多種蝕洞實施態樣，係依照設計者所自 行設計而成，是為任意形狀，可並且該蝕洞之面積大小可 搭配設計為完全涵蓋或部分涵蓋承載表面元件之承載焊 墊，更不為本實施例所加以限制。 上述為本發明之最佳實施例，在不改變印刷電路板厚 度的情況下，亦能藉本發明來降低層間的耦合效應，更不 需增加額外的電路即可藉本發明達到增加電路板效能之目 的。於接地之第二平面上設置蝕洞以解決雜散效應之方式 可應用於印刷電路板中，亦可應用於具有電源面之晶 裳結構中，如球閘陣列封裝（ball grid array，bga) 等。 综上所述，本發明之改善雜散效應之焊墊結構可以降

第10頁 200529720 五、發明說明（7) 低印刷電路板於高頻時所產生的雜散效應，以增加印刷電 路板整體之電路品質，同時克服習知電路所需之時間設 計、修改的成本耗費，又其申請前未現於刊物或公開使 用，誠以符合發明專利之要件，爰依法提出發明專利申 請。

惟，以上所述，僅為本發明最佳之一的具體實施例之 詳細說明與圖式，凡合於本發明申請專利範圍之精神與其 類似變化之實施例，皆應包含於本創作之範疇中，任何熟 悉該項技藝者在本發明之領域内，可輕易思及之變化或修 飾皆可涵蓋在本發明之專利範圍。

第11頁 200529720 圖式簡單說明 圖示之簡單說明】 第一圖所示為習用技術之焊墊結構與接地平面示意圖； 第二圖所示為習用技術之頻率與電容關係曲線圖； 第三A圖所示係為本發明之改善雜散效應之焊塾結構第一 實施例立體示意圖； 第三B圖所示係為本發明之改善雜散效應之焊墊結構第一 實施例俯視示意圖； 第四圖所示係為本發明之改善雜散效應之知塾結構第二實 施例立體示意圖； 第五圖所示係為本發明之改善雜散效應之焊塾結構第三實 施例立體不意圖， 第六A圖所示係為本發明之改善雜散效應之焊墊結構第四 實施立體示意圖； 第六B圖所示係為本發明之改善雜散效應之焊墊結構第四 實施例俯視示意圖； 第七圖所示係為本發明之改善雜散效應之焊墊結構第五實 施例俯視示意圖； 第八A圖所示係為本發明之改善雜散效應之焊墊結構第丄 實施立體示意圖； a 第八B圖所示係為本發明之改善雜散效應之焊塾结構丄 實施例俯視示意圖； 效應之焊墊結構第七實 第九圖所示係為本發明之改善雜散 施例俯視示意圖。 Ι5Α 第12頁 200529720 圖式簡單說明 【圖 式中之參考號數】 11 佈線平面 12 導線 13 接地平面 14 承載焊墊 16 表面元件 21，： 23 曲 線 30第 二平3 ό 31a 第一 承載焊墊 31b 第二 承載焊墊 3 3蝕 洞 4 3# 洞 51， 53 蝕 洞 61， 6 3 %s 洞 71， 73 蝕 洞 8 3# 洞 93 蝕洞

第13頁

Claims (1)

1. 200529720 六、申請專利範圍 1. 一種改善雜散效應之焊墊結構，該結構包括有： 至少一承載焊墊，係設置於一第一平面上，用以承載一 表面元件的一端；以及 至少一個蝕洞，係設置於一第二平面上相對應於該承載 焊墊之處。 〇 2. 如申請專利範圍第1項所述之改善雜散效應之焊墊結 構，其中該蝕洞係於該第二平面上蝕刻而成。 3. 如申請專利範圍第1項所述之改善雜散效應之焊墊結 構，其中該蝕洞之面積相同對應於該承載焊墊之面積。 4. 如申請專利範圍第1項所述之改善雜散效應之焊墊結 構，其中該蝕洞之面積可完全與部分涵蓋對應於該承載 焊塾之面積。 5 .如申請專利範圍第1項所述之改善雜散效應之焊墊結 構，其中該蝕洞之面積可完全與部分涵蓋該承載焊墊之 邊緣。 6 .如申請專利範圍第1項所述之改善雜散效應之焊墊結 構，其中該蝕洞之面積可完全與部分涵蓋該承載焊墊之 邊角。 7.如申請專利範圍第1項所述之改善雜散效應之焊墊結 構，其中該蝕洞之面積可完全與部分涵蓋該相鄰之承載 焊墊間面積。 8 .如申請專利範圍第1項所述之改善雜散效應之焊墊結 構，其中該蝕洞為任意形狀。

   第14頁 200529720 六、申請專利範圍 I 9 ·如申請專利範圍第丨項所述之改善雜散效應之焊墊結 構，其中該結構係設置於/印刷電路板中。 10·如申請專利範圍第1項所述之改善雜散效應之焊墊結 構，其中該結構係設置於〆晶片气装釔構中。· 11 · 一種改善雜散效應之焊蛰结構’違、結構包括有· 至少-組承載焊塾，言支置於，第一平面上，用以承載一 平面上相對應於該組焊墊 第 表面元件之兩端；及 至少一蝕洞，係設置於 之處。 ,〇 ^ ^ ^ & 1 s祕述之改善雜散效應之焊墊結 12.如申請專利範圍第11項所江 ^ 構，其中該蝕洞係於該第二乎& $ / 3而> 成 θ 1 3.如申請專利範圍第11項所述之？。雜政效應之焊墊結 構，其中該㈣之面積相同對應^承載㈣之面積。 14.如申請專利範圍第U項所述之改善雜散效應之焊墊結 構，其中該蝕洞之面積可完金與部分涵蓋對應於該承載 焊塾之面積。 1 5 ·如申請專利範圍第11項所述之改善雜散效應之焊塾結 構，其中該蝕洞之面積可完全與部分涵蓋該承載焊墊之 邊緣。 1 6 ·如申請專利笳圊第11項所述之改善雜散效應之焊塾結 構，其中該敍洞之面積可完全與部分涵蓋該承載焊塾之 邊角。 1 7 ·如申請專利範圍第丨丨項所述之改善雜散效應之焊墊結 構，其中該蝕洞之面積可完全與部分涵蓋該相鄰之承載

   第15頁 200529720 六、申請專利範圍 焊墊間面積。 1 8.如申請專利範圍第11項所述之改善雜散效應之焊墊結 構，其中該蝕洞為任意形狀。 1 9.如申請專利範圍第1 1項所述之改善雜散效應之焊墊結 構，其中該結構係設置於一印刷電路板中。 2 0.如申請專利範圍第11項所述之改善雜散效應之焊墊結 構，其中該結構係設置於一晶片封裝結構中。

   第16頁