TW200527194A - Processor system and method for reducing power consumption in idle mode - Google Patents

Description

200527194 15628pif.doc 九、發明說明： 【發明所屬之技術領域】 本揭示是與具有處理器的_

與閒置模式中減少電力消耗的處 ：=別地X 【先前技術】 統和方法有關。 在處理儀器巾’處理H的功率消耗纟整個功率的 -個大的部分。屬於處理器的功率消耗部分隨著操作速产 2增力口,於由電池操作柯携式電子設備，如移動電二 旱上電細（個人數位助理）、數位照相機 電 減少電源需制高性能處理技重要的本電月自寺 -個減少處理器的功率消耗的方案包括：支 樣的依照處理ϋ操作賴作模式。—種操作模式的實例是 -個閒置模式。處理器包括CPU(中央處理單元)和其他的 每Γ模組是在—個時脈脈衝源產生的時脈信號 ^ Ιί 模式中，CPU不操作。間置模式不影 曰週邊叹備的#作狀態(例如，一個輪入/輸出控制部件. 另外的-個硬體模組，例如記㈣）。収模式被維持直到 事件使CPU再-次操作，例如中斷或定時程式。在閒置模 式的時候，供、給CPU的時脈信號的頻率可能被減少者 使時脈與CPU斷開。 / 由於CPU處於狀態，閒置模式導致功率消耗減 >。中斷請求能使CPU從閒置模式中被喚醒。 、CMOS(互補型金屬氧化半導體)CPU的功率消耗由下 式所確定： 200527194 15628pif.doc [方程1]

Pavg = Pswitch + Pshort-circuit + Pleakage + Pstatic = a0—>1 CL VVDDfclk + IscVDD + Ileakage + Istatic + VDD 互補型金屬氧化半導體的早位元件包括二個互補電… 晶體，它包括一個PMOS電晶體和一個NMOS電晶體。 在方程1中，Pswitch表示電晶體切換時的功率消耗； Pshort-circuit表示NMOS電晶體和PMOS電晶體同時連接 時的功率消耗；Pleakage表示漏泄電流的功率消耗；以及 Pstatic表示傳輸閘或偏壓電路的連續功率消耗；而且其中 a〇 —>1表示CMOS元件轉入/輸出節點的信號準位從〇轉換 到1的機率。CL表示電容；V表示輸入結點電壓；vdd 表示電源電壓；以及fclk表示供給cpu的時脈信號頻率。 、依照方程1，在閒置模式時，切換功率消耗Pswitch 被減少，而其他模組的功率消耗繼續如以前一樣。 【發明内容】 依照本揭示的實施例，控制處理器系統的電源供應的 一個方法包括：在從最初模式進入閒置模式中，轉換供給 處理器的電源電壓從最初準位到閒置準位，以及在從閒置 模^返回到最初模式中，使處理器操作在低於最初模式下 的操作速度直到電源電壓從閒置準位上升到最初準位。 _ ，處理器操作在低操作速度下包括：提供一個比處理 器在最初模式中的頻率較低頻率的時脈信號，直到供給處 理器的電源電壓上升到標準準位。 200527194 15628pif.doc 使處理為操作在低操作速度下包括： 頻因數，對-個從處理器外部輸入的時脈個給疋的除 供給處理器的電源電壓增加到最初準位；頻，直到 的時脈信號給處理器。 及提供已除頻 而在中士 K外部輸人—個時脈信號給處理器。 而在閒置杈式中，時脈信號與處理器斷開。 使處理為操作在一個低操作速度下包 ” w 置模式轉換到最初模式中供給處理器 雷：照二:二 供給處理II時脈信號的除_數。 原贿，來變化 模式^^的㈣電源轉比在最初 稹式1f供給處理裔的敢矽電源電壓較低。 依照本揭示的實施例’一個控制電源供應 t在減少供給處”電源電壓^产/二 吴式轉換到最初模式中增加供給處理 ^ 、 操作電壓準位；以及提供—個低於最到卵 脈信^，直到供給處理器的電源電壓增加到的4 提供具有低頻率的時脈信號給處理哭/ 除頻因數對最初時脈信號除頻；以及提用、:定的 號給處理器。 ，、已除頻的時脈信 ㈣2具有低頻率的時脈信號給處理器包括：在供給處 里态的電源電壓增加到最初的電源電壓 供最^時脈信號給處理器。 、月况下，提 提供具有低頻率的時脈信號給處 括··在預切㈣㈣後，從增加供給處5；^=、^ 200527194 15628plf.doc 的一個點開始提供最初時脈信號。在最初模式田、 時脈信號被提供給處理器。時脈信號的頻率返^最= 率口包括：改變從外部供給的時脈信號的除_數與供給處 理益的電源電壓成比例。當處理器進人閒置模，、= 器輸出閒題式，且在閒式下，供給 ς 脈信號被斷開。 处里如的4 依照本揭示的-個實施例，一個控制電源供 方法包括：在最初模式到閒置模式中，轉換供給 電源供應電駿最初準_閒置準 S °、 為的電源供應電_最初操作輕準位； ，最初時脈錢解㈣脈錢糾赌 的 壓增加到最初準位。 。口的電源包 依照本揭示的-個實施例，處理器 · ，理器；-個調整器’用於供給相應於處理二固:： 模式的電源電壓；和時脈和電源控-的—個插作 =信號’其時脈信號頻率低於最初時脈信=提 模式電壓之最初準位。 、式電壓处回到最初

St脈和電源控制塊包括：—個除頻$ 定的除頻因數對最初時脈信號除頻以輸出。用2-個給 信號。時脈和魏控制塊提供從 ==的時脈 器提供-個最初電源電壓給處理哭。式時，調整 200527194 15628pif.doc 投剌塊在最初模式中撻供3、 士 給處理。時脈和電源控魏包括脈信號 個給定的比率對標準時脈信號除頻。’它用一 不同的除頻因數去除頻。在從閒置模式轉：:ί分別用 中’時脈和電源控制塊在由除頻 It換—初模式 -個時脈信號，而此時脈信號之頻率對應虎中傳輪 給處理器的電源電壓準位而變化 ^、個由调整器供 最初_信號和短暫的時脈信號與處二制，開 把一個表示操作模式的模式信號傳輸到接。處理器 括：一個處理器；一個项款哭田例—個處理器系統包 二選 -個已除頻的信號輸出到處理器供 用於根據模式信號，以控制除頻電 電源===:!=之-。時脈和 =為最初操作模式中的已除頻:信號 S頻=;制器控制選擇器，在閒置模式中不提 供制器控制調整器，在閒置模式期間以提 個低於束初電源電壓的閒置電源電壓給處理器。另 200527194 15628pif.doc 外 产頻6: A卢二:▲制為控制選擇器以提供來自除頻電路的 供給處理器的電源電壓增式 除严路包括複數個除頻㈣來對最初時脈信號除 須，而母個除頻器具有不同的除頻因數。 的除頻的信=_電轉縣控舰給處理器 個;本Γ示的—個實施例’―個處理器系統包括一 哭^二 模式錢，·—個調整 給處理m個最初除頻電路， 個選· ’用於選擇性地提㈣最初除頻電二 除_信號’·—個時脈和電源控制器，用 第二 控制除頻電路，選擇器調整器；一個 丁=電路，用於對最初時脈信號除頻；和一個週邊電 ，二：響應於第二個除頻電路輸出的除頻的信號。 個;^理^揭不的—個實施例，—個處理器系統包括：一 器，用沖作模式的模式信號;-個調整 由外處::器;-個除頻電路，用於對 I权供,.。處理為的取初時脈信號除頻；和一個第 於選擇性地提供一個從第二選=於:個弟二選擇器，用 、擇為輸出的信號給處理器； 200527194 15628pif.doc -個時脈和電源控制器，用於控制除頻電路，第 選擇器=整器；以及—個週邊電路， 齡 頻電路輸出的除頻的信號。 拖j器i輸閒置模式中供給處理器的電源電壓轉 換成比㈣準位低的準位。因此，處理㈣功率消耗

ίΐϊ杈咸少。除此之外，從閒置模式轉換到最初 权式中，通机加供給處理器的電源電翻最初準位和減 少供給處理H的時脈信號頻率而不是最初頻 器的誤動作是可能的。 义 ★為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 首選實施例的詳細說明

依照本揭示的一個實施例，圖1顯示一個處理器系統 100。處理器系統100包含一個處理器晶片110和一;電壓 调整器120。處理器晶片11〇可以是一個微控制器，一個 微處理器，一個處理器等。電壓調整器12〇提供電壓 VDDCPU和VDDPERI，它是處理器晶片110的操作所需 要的電壓。處理器系統100被用於手持型儀器，例如手機， 掌上電腦，數位照相機，筆記本電腦，可檇式信用卡付款 終端，MP3播放器等。 處理器晶片110包含一個CPU(中央處理單元)〗12和 週邊電路113。處理器晶片110可以有不同的處理器，例 12 200527194 15628pif.doc 如一個DSP(數位信號處理器）代替CPU 112。週邊電路113 可旎包含一個記憶體，一個記憶體控制器，一個資料超高 速緩衝Zfe體，輸入/輸出埠，一個控制器，一個資料高 速緩衝圯憶體，一個輸入/輸出埠，一個LCD(液晶顯示器） 控制器，一個UART(通用非同步接受/發射機），一個 DMA(直接記憶體存取），一個計時器，一個adc(類比到 數位轉換），-個觸控面板介面，一個攝像介面，一個匯流 排界面，一個多媒體卡介面等。 UQ依照操作模式提供—個時脈信號給 CPU 112 ’和時脈和電源控制塊丨 雜和魏㈣塊11丨衫 時脈和電雜觀U1有個賴 率消耗方式與給定的任務相關。時脈和電塊= CPUr^ 式下被開啟，功率消耗將有的週邊器件在標準模 由軟體控制。在閒置模式_，時。2益件的操作可以 供給CPU 112的時脈信號 电源控制塊⑴斷開 少-個週邊獅。因此通過K斷二且= 閒置模式減少功率消耗 ^;CPU 112的連接’ 模式的CPU 112。時脈和可以喚醒處於閒置 並且在閒置模式時減少供;=:電=器 13 200527194 15628plf.doc 而時脈和電源管理器220減低時脈信號FCLK的頻率與標 準模式中的頻率比較，並供應FLCK至CPU 112，直到在 從閒置模式返回到標準模式中供給CPU 112的電源電壓 VDDCPU增加到正常操作準位。 參考圖1，時脈和電源控制塊111包括一個RTC(Real Time Clock ’即時時脈)2i〇，時脈和電源管理器220，一個 PLL(Phase Lock Loop，鎖相回路)23〇，除頻電路240和 260，以及一個多工器250。如果時脈和電源管理器22σ被 啟，，一個電源控制信號IDL一PWRLVL·被傳輸到電壓調 整器12〇，在閒置模式信號IDL·被起動時，它提供一個閒 置電源電壓給CKJ 112。電壓調整器120隨著電源控制信 號IDL—PWR—LVL來決定供給CPU 112的電源電壓 VDDCPU的準位。如果電源控制信號IDL pWR—[凡是啟 動的，電壓調整器、120提供閒置電源電壓準位VDDcpu(例 如1 ·〇λ〇。如果電源控制信號IDL PWR LVL不是處於啟動 狀態，電壓調整器120對CPU 112提供一個標準電源電壓 準位 VDDCPU，（例如 1.3V)。 外部時脈信號EXTCLK的相位由Pll 230控制。由 現有的時脈源(未標於圖示)在處理器晶片⑽的外 外部時脈信號EXTCLK。時脈源可能被處理器晶片11〇連 接在晶片上。PLL輸出—個時脈信號pLL〇UT給除 230和260 ’根據時脈和電源管理器22()的除頻控制 IDL—CLK— D1V，除頻電路24〇對來自pLL 23〇的時脈， 唬PLLOUT除頻。除頻電路包含具有n個除頻器具^ 200527194 15628pif.doc

N個除頻因數，用以對來自PLL 230的時脈信號pLL〇UT 除頻而輸出時脈信號HCLK。時脈信號HClk被提供給 CPU 112和週邊電路Π3。在圖2中更完全地描述了除頻 器240的構造。

參考圖2，除頻電路240包括除頻器241和242，和 一多工器243。除頻器241和242有不同的除頻比例，分 別為Ml以及M2，並分別對來自pLL 23〇的時脈信號 PLLOUT除頻。PLL分別對多工器243以及除頻器、241和 242輸入時脈訊號PLL0UT，而多工器根據圖i中來自控 制器220的除頻的控制信號IDL—CLK— mv做選擇，並將 2jl與242其中一個除頻器輸出之訊號供應給圖1之多工 器250。除頻電路240只有二個除頻器241和242，但是 除頻為的數目可以不同地被改變。由控制器22〇提供的除 頻的控制㈣IDL—CLK—DIV的位元數目依照除頻器的數 目而確定。

再一次參考圖卜根據時脈選擇信號IDL_CLK_SEL 夕工為250選擇來自除頻電路的錢作為時脈信载 FCLK提供給CPU 112。如果時脈選擇信號 IDL—CLK—SEL...........邏輯上是“〇，，，時脈信號FCLK白ί 頻率就是〇，*且如果時脈選擇信號IDL CLK姐邏輕 上是“Γ，來自除頻電路240的信號作為時脈信號Fclk 供給CPU 112。多工器250可以用一個開關代替，根據扣 =選擇信號肌CLK—SEL選擇—個來自除頻電路24〇^ k號作為時脈信號提供給CPU 112。 15 200527194 15628plf.doc 依照時脈和電源管理器220的操作模式，一個控制順 序被顯示在圖3中。在進入閒置模式狀態中，cpu 112 啟動閒置模式彳§號IDL(S500)。根據啟動的閒置模式信號 IDL ’時脈和電源管理器220啟動電源控制信號 IDL一PWR一LVL ’供給CPU 112的電源電壓vddcpu被減… 少到閒置準位(S501)。時脈和電源管理器22〇置時脈選擇 信號IDL—CLK一SEL為邏輯“〇，，。作為一個結果，供給cpu 112的時脈信號被斷開(S502)。在閒置模式中，時脈和電源 控制塊110斷開供給CPU 112的時脈信號FCLK，並且減 · 小電源電壓VDDCPU’因此由於CPU 112處於閒置模式狀 態減少了功率消耗，如方程1所示。從閒置模式中被喚醒 可以通過發出EINT或RTC(21〇)警報中斷(S5〇3)。產生外 部中斷EINT源的例子是鍵盤，觸控面板，滑鼠等。 時脈和電源管理器22〇使電源控制信號 IDL一PWR一LVL不啟動。根據電源控制信號 iDL-pwR—LVL ’電壓調整器、120提供標準準位的電源電 壓VDDCPU給CPU 112。增加㈣電壓㈣置準位到標準❿ 準位需要一個預定時間。 、圖4顯示了在從標準模式轉變到閒置模式，或從閒置 模式轉變到標準模式中，供給cpu 112的電源電壓 VDDCRJ和哙脈信號FLCK的變化。如果標準模式轉換到 閒置模式’供給CPU 112的電源電壓VDDCPU被減少到 閒置準位（1.GV)，而且時脈信號似〖被斷開。 在返回到標準模式中，供給CPU 112的電源電壓 16 200527194 15628pif.doc VDDCPU，例如由於一個中斷，逐漸增加到標準準位^ 3 V)(S504)。在CMOS(互補型金屬氧化半導體)技術中，電 電壓VDDCPU越低，cpu的操作速度就越慢。如圖4所 示，在一種情況下，具有標準狀態的頻率的時脈信號Fclk 被供給CPU 112 ’在過渡期中，電源電壓VDDCPU與標準 準位比是較低的，CPU 112被誤操作。為了解決這些問題， 依照本發明的-個實施例，具有比標準頻率更低的頻率 時脈信號，在過渡期中被供給Cpu 112。 〜 再一次參考圖1和圖3，為了要輸出除頻的時脈作 以及置時脈選擇電路IDI—CLK—SEL為邏輯“r，時脈:二 源官理220輸出除頻控制信號IDL一CLK—DIV。根據^ 頻控制化號IDL—CLK一DIV，除頻電路240對來自除頻器 241的信號除頻並輸出。根據時脈選擇信號 IDL—CLK—DIV’多工器250提供一個來自除頻電路 的除頻的時脈信號給CPU丨12。供給cpu丨12的時脈信號 FLCK的頻率，與標準頻率比是較低的(S5〇5)。例如，日^ = 信號FCLK的標準頻率是4〇〇MHz，在過渡期間，時脈信 號 FCLK 的頻率是(400/M1) MHz。 ° β時脈和電源管理器220確認供給CPU 112的電源電 壓VDDCPU A充分地被增加到標，準位還是沒有 (S506)。這個確認可能由不同的方法履行。例如，^ 電源官理器220接受由電壓調整器12〇供給的電源電壓 VDDCPU去探測—個電壓準位。依照另外—個實例，^ 電源電壓到標準準位所需要的時間絲被測量、然後在時 200527194 15628pif.doc 脈和電源官理器220中設定所需的時間。時脈迴圈的數目 自RTC 210被輸入。根據結果，確定過渡期是渡過還是沒 有是可能的。 如果供給CPU 112的電源電壓VDDCpu是充分地被 增加，時脈和電源管理器220輸出時脈除頻的信號 IDL_CLK—DIV以及除頻電路240輸出來自pLL 24〇的時 脈信號PLLOUT。時脈選擇信號肌_咖咖維持邏輯 “1”。通過除頻電路240和多工器250，提供自pLL 2将輸 出的時脈信號PLUXJT給時脈信號FCLK。具有標準頻率 的時脈信號FCLK被供給CPU 112 (S507)。 一個實施例，® 5 H原電壓 CPU和時脈信號FCLK變化的一個實例，這個電源電 f DDCPU和時脈信號FCLK，依照處理器系統剛中

被供給哪112。在Μ，供給CPU H it CPU是比標準準位（UV)更低的閒置 而且日可脈k號FCLK是斷開的。在從閒置模 i式中’從除頻器241輸出的除頻的時脈信 ‘辦力至、隹、破供給CPU112，同時電源電壓VDDCPU 供、转。因為具有低頻率的時脈信號FCLK被 的電源雷，ν’刼作速率U2被減小。雖然供給CPU 112 件於F、^ fDCPlJ與標準準位比較是低的，然而時脈 證丄個率與正轉作情況下味是低的，所以保 侧狀^咖112操作是可能的。

在閒置拉式期間’供給CPU 112的電源電壓VDDCPU 18 200527194 15628plf.doc 越低，由CPU 112消耗的電源就越少。 的電源電壓VDDCPU的準位是與起作㈣式中 (-個過渡時期）’依照用戶請求，在閒 作= 電壓VDDCPU的準位是可能的。 制电源 圖6顯示供給CPU 112的電源電壓彻 信號FCLK，依照操作模式的變化的—個實例，它# = 頻電路働具有如圖2所顯示的二個除頻器的情況下在= =閒置模式返㈣標準模式中，—個時脈信號由除頻哭 241被Ml除頻後，而作為一個時脈信號Fclk被供仏^ 112。如果增加電源 VDDCPU f|J一個預定的準^ 如，（標準準位-閒置準位⑹，由除頻器Μ2把一個時脈 信號經M2除頻後而作為時脈信號FCLK被供給cpu U2。此處，除頻器241和242的除頻因數是Mi>M2。 f慮電源電壓VDDCPU的電壓準位在從閒置模式返回到 標準模式中，通過更快地改變時脈信號FCLK的頻率來縮 短過渡週期是可能的；時脈信號FCLK的頻率愈快，cpu 112的操作速度就愈快。 按照本揭示的一個實施例，圖7顯示一個處理器系 統。在圖7中被顯示的處理器系統3〇〇的構造是類似於圖 1中顯示的系統1 〇〇的構造，因此重複被省略。 在圖7顯示的系統100使用了 一個除頻電路44〇，用 於提供時脈信號HCLK給週邊電路113，沒有附加的除頻 電路在過渡期間提供一個低頻率的時脈信號給Cpu 112。 除頻電路440包含一個具有除頻因數n的除頻器。 19 200527194 15628pif.doc 430 ^= S 模式巾，時脈和電源管理器 4則工制夕工器430和460以提供由除頻器44〇除頻的時 =給CPU 112直到電_ v〇Dcpu充分地增加到 才示準準位。在標準模式中，在電源電壓VDDCPU充分地 增加到標準準位情況下，來自pll侧 PLLOUT作為時脈信號FCLK供給cpu丨丨2。在閒置模式 中，供給CPU 112的時脈信號FOLK被斷開。 依照本揭示的一個實施例，在閒置模式期間，且有低 於標準準位的閒置準位的電源電频供給處㈣，^以在 閒置模式期間，減少處理器的功率消耗是可能的。除此之 =，在從閒置模式返回到標準模式中，通過增加供給處理 器的電源電壓到標準準位以及降低供給處理器的時脈信號 的頻^而不是標準頻率，來防止處理器的誤操作是可能的。 黎於這個文獻所提出的描述，精通技術的一個人將能 夠實踐本發明，它作為整體被接受。為了提供一個對發明 較徹底的理解，許多細節已經闡明。在其他的實例中，眾 所周知的特徵並沒有詳細地被描述是為了使此發明不被模 糊。 、 關於首選的實施例，雖然此發明已被公開，如公開的 和在此處說明的特有的實施例在有限的意義中將不被考 慮。確實顯而易見，對精通技術的那些人來說，關於本揭 示此發明可以在不同的方式被修改。發明人認為發明的主 題包括此處公開的不同元件，特徵，功能和/或性質的所有 組合和子組合。 20 200527194 15628plf.doc 雖然本發明已以較佳實施例揭露如上，然其並 限^本發日月，任何㈣此技藝者，在不脫離本發明之精神 ^範圍内’當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之巾請專利範圍所界定者為準。 …又 【圖式簡單說明】 圖1緣示為本揭示的一個實施例之一個處理器系統。 圖2繪示為顯示一個圖1中顯示的除頻電路的構造。 所展圖為—依照時脈和電馳制11的—個操作模式 所展不的控制順序流程表。 揾批=示為顯示一個電源電壓和-個時脈信號，它被 返回至辦=準模式轉細咖式，並且從閒置模式 化丄5,矛：為顯示—個錢源電壓和時脈信號中的變 cpu。匕&理4、統巾依照本揭示的—個實關被提供給 的除頻.電路的情況下的 的變Γ匕個供給CPU和時脈信號的電源電壓 匕疋依，居具有兩個除頻器 操作模式。 一個實施例之一個處理器系統。 圖7繪示為本揭示的 【主要元件符號說明】 112 :中央處理單元 113 :週邊 120 :電壓調節器 210、410 :即時時脈 21 200527194 15628pif.doc 220、430 :時脈和電源管理器 250 :多工器 230、420 :鎖相回路 240、260、440 :除頻電路 241 :除以除頻因數Ml 242 :除以除頻因數M2 243、450、460 :多工器 IDL一CLK—DIV :除頻控制信號 IDL :閒置模式信號 EINT :外部中斷信號 IDL_CLK_SEL :日寺脈選擇信號 FCLK、HCLK :時脈信號 EXTCLK :夕卜部日寺脈信號 IDL—PWR—LVL ··電源控制信號 PLLOUT :鎖相回路輸出信號 VDDCPU :供給CPU的電源電壓 VDDPERI ··供給週邊電路的電源電壓 5500 :進入閒置模式嗎？ 5501 ··轉換電源供應電壓到閒置準位 5502 :中斷時脈信號 5503 :醒來了嗎 5504 :增加電源電壓到標準準位 5505 :提供低於標準頻率的時脈信號 S506:電源供應電壓上升到標準準位嗎？ 22 200527194 15628pif.doc S507 :提供標準頻率的時脈信號 23

Claims (1)

1. 200527194 1562Sp1f.doc 十、申請專利範圍： 1·一種控制電源供應電壓之方法，包括： 在閒置模式中，轉換供給處理器的電源供應電壓從最 初準位到閒置準位；以及 與最初模式中的操作速度比較，使處理器在低速度下 操作直到電源供應電壓增加到最初準位。 2·如申請專利範圍第1項所述之控制電源供應電壓之 方法’其中使處理器操作在低操作速度下包括： 提供低於最初模式中的頻率的時脈信號直到供給處理 器的電源供應電壓增加到最初準位。 3.如申請專利範圍第2項所述之控制電源供應電壓之 方法，其中使處理器操作在低的操作速度下包括： 由一給定的除頻因數，對從處理器外部輸入的一個時 脈信號除頻，直到供給處理器的電源供應電壓增加到最初 準位；以及 提供一個已除頻的時脈信號給處理器。 4·如申請專利範圍第3項所述之控制電源供應電壓之 方法，更進一步包括： 在最初模式中，提供從處理器外部輸入給處理器的時 脈信號。 5·如申請專利範圍第3項所述之控制電源供應電壓之 方法，更進一步包括： 斷開閒置模式中供給處理器的已除頻的時脈信號。 6·如申請專利範圍第3項所述之控制電源供應電壓之 24 200527194 15628pif.doc 方法，其中使處理器在低的操作速度下操作包括： 改麦供給處理器的時脈信號的給定的除頻因數，节 頻因數是依照在從閒置模式返回到最初模式中供給产 的電源供應電壓的一個遞增比率。 、、。处3^态 7.如申請專利範圍第丨項所述之控制電源供應電壓之 方法，其中’在閒置模式中供給處理器的電源供應電^ -個閒置電秘應電壓，它是低於最純式 = 供應電壓。 -取初電源 8· 一種控制電源供應電壓之方法，包括： 〜 壓；在剛進人閒置模式就減少供給處理器的電源供應電 在剛從閒置杈式返靣到最初模式 電雜應電壓到最㈣鲜位；以及 彳〜處理為的 提ί、低於最初時脈信號頻率的 器的電壓增㈣最初電鲜位。 ^附、給處理 方法圍第8項所述之控制電源供應電麼之 ^一 有低頻率的時脈信號給處理器包括： =已==除頻器對最初時脈信號除頻；以及 徒（、已除頻的時脈信號給處理器。 之方法項所叙㈣電祕應電壓 提供最初時脈信號給處理器包括： 供應電壓增加到最初電壓ς位U供給處理器的電源 Π·如申__Η)項所切酬源供應電壓 25 200527194 15628pHdoc 之方法，其中提供具有低頻率的時脈信號給處理器 步包括： 嗄〜 在一個預先確定的時間後，從增加供給處理器的 供應電壓的-個點開始提供最初時脈信號。 婿 12.如申凊專利範圍第1〇項所述之控制電源供 之方法，更進一步包括： .兔峻 牡取卻娱式f提供最初時脈信號給處理器。 13.如申請專利範圍第8項所述之控制電源供應電饜 之方法’其中時脈信號頻率返回到最初電壓準位包括： 改變從處理器外部供給時脈信號的除頻因數與供仏卢 理器的電源供應電壓成电例。 、…口崦 14·如申請專利範圍第8項所述之控制 之方法，更進一步包括·· 代愿玉壓 在閒置杈式中，斷開供給處理器的時脈信號。 之方法，更進一步包括： 當處理器進人閒置模式時，由處理器輸 式信號。 8顿⑽料源供應_ 個閒置模 16· —個控制電源供應電壓之方法，包括·· 在閒置杈式中，減少供給處理器的電源供庫雷 開時脈與處理器的連接； ι應電壓和断 在剛退出閒置模式時，就增加供給處理 電屋到最初模式的最初電壓準位；以及…’射、應 提供-個低於最初時脈信號頻率的時脈信號給處理器 26 200527194 15628p!f.doc 直到㈣電源供應糕增加到最初電壓準位。 少方斗甘專利範圍第16項所述之控制電源供應電壓 田一/、，供具有低頻率的時脈信號給處理器包括： 但处固口疋的除頻因數對最初時脈信號除頻；以及 k供一 1已除頻的時脈信號給處理器。 古、土專利範圍第17項所述之控制㈣供應電壓 之二，二中提，具有低頻率的時脈信號給處理器包括：

   供給處理器的電源供應電壓剛增加到最初電壓準位 時，提供最初時脈信號給處理器。 19·士申明專利範圍第18項所述之控制電源供應電虔 之方法#中提供具有够頻率的時脈信號給處理器更 步包括： 在個預先給疋的時間之後，從增加供給處理器的命 源供應電_-點_提供最㈣脈錢。 a 20·如申請專利範圍帛19項所述之控制電源供應 之方法，更進一步包括：

   在隶初模式中提供最初時脈信號給處理器。 21·如申#專利範圍第16項所述之控制電源供應電肩 之方法，其中時脈信號頻率返回到最初準位包括： < 改變從處理器外部供給的時脈信號的除頻因數與供參 處理器的電源供應電壓成比例。 22·如申晴專利範圍第16項所述之控制電源供應泰 之方法，更進一步包括： ^ 一個閒置4莫式 當處理器進入閒置模式時由處理器輸出 27 200527194 15628pif.doc 信號。 23. —個處理器系統，包括： 一個處理器； 一個調整1，帛於提供-個相應;^作模彳的、隹 電壓給處理器；以及 、知作衩式的準位白 -個，脈和電源控制塊，用於在—個閒置 -個低於取初時脈信號頻率的短暫的時脈信號。、"W 24·如申請專利範圍第23項所述之理哭b 時脈和電源控制塊包括： 处的系統，其年 -個除頻器用於由—個給定的除頻 號除頻以輸出短暫的時脈信號。 、+取初％脈信 25·如申請專利範圍第24項所述之 «和電源控制塊提供由除 統’其中 器。朗在取初极式中調整器提供一個最初電星給處理 26·如申請專利範圍第25項 Γ和電源控制塊在最初模式中提供最初時給處： 時脈;巧統，其中 頻因數對最初時脈信號除頻/u於由—個給定的除 複數利範圍第27項所述之處理器系統，其中 29 中’母個除頻器具有不同的除頻因數。 。月專利紅圍第28項所述之處理器系統，其中 28 200527194 15628pif.doc 從閒置模式轉換到最初模式中 除頻器輸出的時脈信號中轉換時脈^電源控制塊在由 其中時脈信號相應於由調整 ^以及 位。 °°供給處理器的電壓的準 30·如申清專利範圍第23 時脈和電源控制塊用以斷門曰、、士 丄处理态系統，其t 號與處理H的連接。幵取初㈣信號和短暫的時脈信 •女申明專利乾圍第23項所述.抑 處理器傳輸一掇彳位σ老主— 处里裔糸統’芩申 源控制塊。、’ °〜表捕—觸作模式交由時脈和電 ―步3包ΐ申請專利範圍第23項所述之處理器系統，更進 號除；路，用於對處❹外部供給的最初時脈信 暫的作器’用於選擇性地提供由除頻電路輸出的短 和发；二;f理器，其中短暫的信號是-個已除頻的信號 器以對=電源控制器控制除頻電路、選擇ϋ以及調整 丁犋式信號作回應。 模如申請專利範15第32項所述之處理㈣、統，其中 、二^唬表示最初模式和閒置模式之一。 時脈=·如申請專利範圍帛33 J員所述之處理器系統，其中 和提供，控制控制除頻電路以便對最初時脈信號除頻 、個除頻的時脈信號給在最初模式中的處理器。 29 200527194 15628pif.doc 士 35·如申請專利範圍第34項所述之處理器系統，直中 器控制調整器以便提供最初電壓給在最初 =·如中請專利範圍第34項所述之處理统， 已器控制選擇器以便在閒置模式期間不提供 丨承頻的日可脈信號給處理器。 時申請專利範圍第33項所述之處理為統，其中 置“ 控制調整11以便提供低於最初電壓的閒 电你電祕在閒置模式中的處理器。 時脈J!=lf專利範圍第34項所述之處理器系統，其中 處理器直^=㈣魏11以便提供_的時脈信號給 電路3包9彳3^=\32項料統，除頻 ，如 ”===!頻。 母二除頻器包括-個不同的=處理峨’針 在從閒置^第4G項所述之處理器系統，其中 制-個由調整器換中’時脈和電源控制器控 4_2-個處上 信號，^ M ’用於輸出—個絲—種操作模式的模式 —個調整ϋ，用於提供—個賴給處理器； 200527194 15628pif.doc 一個最初除頻電路， 脈信號除頻； ；ϋ提供的最初時 一個第i擇H’用於選擇地提供—個 路輸出給處理器的已除頻的信號； 刀除頻電 個a年脈和電源㈣彳器，肖於控制最初除 擇器和對模式信號響應的調整器、； 、、講’選 -個第二除頻電路，用於對最初時脈信 一個週邊電路，用ri拟"Λ μ 〜”肩，Μ及 的信號作回應工作。對W二除頻電路輸出的已除頻 的已除理:於:擇性地提供來自第-選擇器 弟-除_路、第—和第二選擇器 弟 一個週邊電路，用以對從 二以及 號作回應卫作。 路輪出的已除頻的信 31