TW200423402A

TW200423402A - DMOS device having a trenched bus structure

Info

Publication number: TW200423402A
Application number: TW092110048A
Authority: TW
Inventors: Alex Hsieh; Chuiao-Shun Chuang; Chiw-Ping Chang; Mao-Song Tseng
Original assignee: Mosel Vitelic Inc
Priority date: 2003-04-29
Filing date: 2003-04-29
Publication date: 2004-11-01
Also published as: US7084457B2; US20060186465A1; TWI223448B; US20040217416A1; US7265024B2

Description

200423402 五、發明說明（1) 發明所屬之技術領域：本發明係關於一種DM0S元件，尤其是一種包含有渠溝匯流排結構的DM0S元件。 1 先前技術：

DMOS (double diffused M0S :雙重擴散型金氧半電晶體）是一種很重要的功率電晶體元件（p〇wer Transistor )，並廣泛應用於電源供應器、電力控制裝置專大電塵之糸統，而在眾多已發表之功率電晶體架構中，渠溝式功率電晶體（Trenched Power Transistor)是一種受到矚目的設計；並且已有報導指出渠溝式功率電"晶體在效能上與積集度的改善上係優於平面式功率電晶體。

如圖一所示，係一習知之渠溝式DM〇s元件與其閘極匯流排示意圖；圖中左側係一典型之渠溝式電晶體，包括複數個DM0S渠溝220形成於一 P型基底21〇内，一元件區閘極氧化層231襯於DM0S渠溝220表面並延伸覆蓋周圍p型基底 210的上表面，複數個N型源極摻雜區25〇包圍上述龍㈧渠溝220並延伸至P型基底210的上表面，以及複數個p型重摻雜區251，而每一P型重摻雜區251位於相鄰二N型源極摻雜區250之間；DM0S渠溝220的底部係深入p型基底21 〇之下方，並且在DM0S渠溝220内部填有閘極多晶矽241以作為渠溝式電晶體之閘極；位於閘極多晶矽241與元件區閘極氧'

200423402

化層231之上方依序覆蓋一第一隔離層261與一源極金屬接觸層270，而且源極金屬接觸層27〇係連接至N型源極摻雜區250與P型重摻雜區251。 … 圖中右侧係一典型之閘極匯流排示意圖，包括一多晶矽流路（bus) 242形成於覆蓋有一匯流排閘極氧化層232的 P型基底210上方；一第二隔離層26 2覆蓋於多晶矽流路242 以及鄰近的匯流排閘極氧化層2 3 2上方，而且在第二隔離層2 6 2開有一窗口使多晶矽流路2 4 2的上表面裸露；同時，在多晶矽流路242的上方更連接有一閘極金屬導線271。根據上述習知之渠溝式DM0S電晶體與其閘極匯流排結構，如圖一 A與圖一 B所示，為了形成多晶石夕流路2 4 2，在沉積多晶矽層240後，必須施以一微影製程形成一光阻245 以定義多晶矽流路242的位置，而後再進行蝕刻；此外，如圖三所示，在蝕刻形成多晶矽流路242的過程中，在多晶矽流路242的側璧與鄰近的閘極氧化層23〇交界處a容易累積#刻液與帶電粒子，因此，該交界處A的閘極氧化層 230往往承受較劇烈之蝕刻作用而產生微孔（micr〇曰 trench ) 30 0 ;由於微孔3 0 0的產生，將使多晶矽流路242 與P型基底2 1 0間聚集電荷；因而導致交界處a的閘極氧化層2 3 0電場崩潰，並且造成漏電流的增加。如圖六所示，係美國專利號60 3丨265之DMOS電晶體與其匯流排結構示意圖，其中的匯流排係利用渠溝式結構取代傳統之平面式結構，DMOS渠溝22 0可以與匯流排渠溝221 同時餘刻產生；隨後全面沉積多晶矽層24〇填滿上述龍⑽

200423402 五、發明說明（3) ----— 渠溝220與匯流排渠溝221，直接進行回蝕，並以閘極氧化層2^30為蝕刻終止層，以獲致分別位於M〇s渠溝22〇與匯流排渠溝221内之閘極多晶矽241與多晶矽流路242。、 μ 。、雖然上述匯流排結構的設計並不需要一額外之微影製程以形成多晶矽流路242，但是，由於在蝕刻形成多晶矽流路242的過程中，多晶矽流路242的上表面也容易累積蝕刻液與帶電粒子，因此，也容易在鄰近的匯流排層232產生微孔30 0。本發明之目的係提供一種渠溝式DM〇s元件，其中之閘極，流排結構不僅不需要一額外之微影製程就可以形成: 同時亦可以避免微孔3〇〇產生所導致之電崩潰提早發生以及漏電流增加的問題。發明内容： *本發明係揭露一種溝渠训〇3元件形成於一重摻雜N型雜貪之石夕基板上，該石夕基板上方覆蓋一摻雜N型雜質之蠢晶層 >，且該渠溝DM0S元件包括一元件區與一匯流排區猫。亥元件區至；包含一元件區基底、一元件區閘極氧化層、一閘極多晶矽、複數個關08源極區、複數個p型雜質重摻雜區、-第一隔離層以及一源極金屬該元件、區基底係摻雜P型雜質，並由該磊晶層内向上延伸至該磊晶層i 表面，而且，在該元件區基底内包括複數個DM0S溝渠形曰於其中，該DM0S渠溝係由該元件區基底之上表面伸入該元 200423402 五、發明說明⑷ ^〜件區基底下方。該元件區閘極氧化層係襯裡於該DM0S溝渠，並延伸覆蓋該鄰近之元件區基底表面；而該閘極多晶矽係填入該是 DM0S溝渠内以形成複數個DM0S溝渠閘極。該DM0S源極區係重摻雜n型雜質並位於該元件區基底内，而且該DM0S源極係包圍該DM〇s渠溝閘極；此外，上述每一P型雜質重摻雜區係形成於該相鄰二DM0S源極區之間。在該DM0S溝渠閘極上方由下而上依序覆蓋該第一隔離層與該源極金屬層’而該源極金屬層同時亦連接該⑽⑽源極區與該P型雜質重摻雜區。該匯流排區至少包含一匯流排基底、一匯流排閘極氧化層、一多晶矽流路、一第二隔離層以及一閘極金屬導線，該匯流排基底係摻雜P型雜質，並由該磊晶層内向上延伸至該磊晶層表面，此外，該匯流排基底包括有一場氧化層覆蓋其上，以及一匯流排渠溝由該場氧化層上表面伸入δ亥匯流排基底下方。該匯流排閘極氧化層係襯裡於該匯流排渠溝，並延伸覆蓋該鄰近之匯流排基底表面；而該匯流排渠溝内填有多晶矽以形成該多晶矽流路，該多晶矽流路之上表面係位於該場氧化層上表面之下方。 ^在该場氧化層上方由下而上依序覆蓋該第二隔離層與 =閘極金屬導線，該第二隔離層係開有一窗口使該多晶矽流路裸露，同時，該閘極金屬導線係連接於該多晶矽流

200423402 五、發明說明（5) 路〇違多晶矽流路係用以連接該多晶矽閘極，以控制該 DM0S元件。一上述之場氧化層可以在以微影及蝕刻技術定義該DM〇s 元件主動區域時同時形成；因此，在後續以微影及蝕刻技術形，該DM0S渠溝時，可以同步形成該匯流排渠溝；而隨後之高溫氧化亦同時形成該主動區域閘極氧化層舆該匯流排閘極氧化層。；本發明在整體沉積多晶矽層後，以該閘極氧化層為钱刻終止層，直接進行回蝕以形成該多晶矽流路與該D0M〇S竿溝閘極；與傳統之溝渠DM0S元件之匯流排結構相比較，^ 以不需額外施以一微影製程定義該多晶矽流路之位置。此外，如前述，在傳統製程蝕刻形成該多晶矽流路時’常有微孔產生於鄰近該多晶矽流路側壁處之該閘極氧化層’因而導致該處電荷聚集；造成閘極氧化層電場崩潰提早發生，以及漏電流的增加。在本發明之渠溝DM0S元件之匯流排結構中，該多晶石夕流路係位於該匯流排渠溝之内，並且該多晶矽流路上表面係被該場氧化層所包圍，而該匯流排閘極氧化層係鄰接於該多晶矽流路側壁，所以可以避免在該匯流排閘極氧化層產生微孔·，因此’上述由微孔所導致的問題可以得到解曰決。實施方式：

200423402 五、發明說明（6) 如圖四所示，係本發明之渠溝式DM0S元件示意圖，此渠溝DM0S元件包括有一元件區201與一匯流排區20 2形成於一上方覆蓋有一蠢晶層2 0 0的石夕基板1 〇〇，其中的蠢晶層 2 0 0係摻雜N型雜質，而石夕基板1 〇〇係重摻雜n型雜質。在上述元件區201中包括一摻雜p型雜質之元件區基底 211形成於蠢晶層200中並向上延伸至蠢晶層2〇〇表面，複數個DMOS電晶體形成上述之元件區基底2Π上，此電晶體至少包括二DMOS源極區250、一DMOS渠溝22 0、一元件區閘極氧化層231、一閘極多晶石夕241、一第一隔離層261 與一源極金屬層2 7 0。曰其中的DMOS渠溝220由磊晶層2〇〇的上表面伸入元件區基，211的下方；而且在DM〇s渠溝22〇内依序覆蓋元件區閘極軋化層231與閘極多晶矽241以形成DM0S溝渠閘極；其中的元件區閘極氧化層231並延伸覆蓋鄰近的元件區基底極形成有重摻雜N型雜質的剛S源 = 250包圍麵S渠溝22G周圍，而且在閘極多晶相U 方依序覆蓋第一隔離層261與源極金屬層27〇。雜區2^1 外，^區t底2U中形成有複數個P型雜質重推極區250之=.1雜f重摻雜區251係位於相鄰二DMOS源雜質重換:= 雜& 2 5 1，猎此，當源極+屬爲 DMOS源極F%n _ _灿广# 屬層7〇接地，可以使々权£ 250與疋件區基底21 i均為零電位。 200423402 五、發明說明（7) 在上述匯流排區2 〇 2中至少包含一摻雜p型雜質之匯流排基底212、一匯流排閘極氧化層2 32、一多晶矽流路 242、一第二隔離層262與一閘極金屬導線271。曰匯流排基底2 1 2係且位於磊晶層2 〇〇中並向上延伸至磊晶層200表面，此外，在匯流排基底212上方覆蓋有一場氧化層233，同時有一匯流排渠溝221由場氧化層233的上表面伸入匯流排基底212下方。

此外’匯流排閘極氧化層2 3 2係襯裡於匯流排渠溝 2 2 1 ’並延伸覆蓋鄰近的匯流排基底2 1 2表面；而多晶矽流路242係位於匯流排渠溝221内，且多晶矽流路242的上表面係位於場氧化層233上表面之下方。、在場氧化層233上方依序覆蓋第二隔離層262與閘極金屬導線2 71，在第二隔離層2 6 2内並開有一窗口使多晶矽流路2 4 2與閘極金屬導線2 71連接。如圖五A至圖五E所示，係本發明之渠溝式DM〇s電晶體與其閘極匯流排之製程示意圖。

I如圖五A所不，首先，施以傳統微影及蝕刻製程，於N 型磊晶層2 0 0之匯流排區2 〇 2上表面形成場氧化層2 3 3，上述=微影極蝕刻技術同時亦可用以定義DM〇s元件之主動區圍，隨後，再施以微影及蝕刻技術同時形成龍⑽渠溝與匯流排渠溝221。體施以而溫氧化，形成一閘極氧化一多晶矽層2 40填滿上述DM0S渠溝隨後直接對上述多晶矽層24 0進行如圖五B所示，整層231，並且全面沉積 220與匯流排渠溝221 ;

第12頁 200423402 五、發明說明（8) 回蝕，並以閘極氧化層2 3 0為蝕刻終止層，以形成閘極多晶矽241與多晶矽流路242 ;再植入P型摻雜於N型磊晶層 20 0内以形成元件區基底211與匯流排基底212，而且DM0S 渠溝2 2 0與匯流排渠溝2 1 2的底面係分別落於元件區基底 2 11與匯流排基底2 1 2的下方。如圖五C所示，施以一微影製程，定義DM〇s源極所在位置’再植入N型掺雜於P型基底2 1 〇内以形成複數個n型重摻雜DM0S源極區250。如圖五D所示，全面沉積一隔離層2 6 〇，並施以微影及蝕刻技術，去除相鄰二DMOS渠溝22 0間之部分隔離層26〇與閘極氧化層230 ’以及匯流排渠溝221與鄰近DMOS渠溝220 間之部分隔離層2 6 0與閘極氧化層2 3 0，同時亦於多晶矽流 42上方之隔離層260形成一窗口，藉以定義元件區閘極氧化層2 3 1、匯流排區閘極氧化層2 3 2、第一隔離層2 6 1與開有一窗口之第二隔離層262。 /、，隨後，透過第一隔離層261與第二隔離層26 2，全面植入P型摻雜，藉以形成複數個p型雜質重摻雜區251 ;然 = 此同時，N型重摻雜區250將完全被上述第一隔離層 z b 1所覆蓋。以首先對上述第一隔離層261與第二隔離層262施 270的改入善後續製程所沉積之繼面施以一再流動敍刻_ #卜鄰第一隔離層261間之距離，藉以使上述N型重摻雜區250裸露。 200423402 五、發明說明（9) ~ /如圖五E所示，最後，全面沉積一金屬層，再施以微影及蝕刻技術，分別定義源極金屬層2 7 〇與閘極金屬導線 271 ’源極金屬層270係用以連接上述複數個關⑽源極區 250、與複數個p型雜質重摻雜區251 ;而閘極金屬導線271係用以連接多晶矽流路242。比較本發明之多晶矽流路242與傳統製程之多晶矽流路242 ;可以發現，如圖五a與圖五B 所示，本發明之匯流排渠溝2 2 1係與j) μ 〇 §渠溝2 2 〇同時形成’而且以閘極氧化層2 3 〇為蝕刻終止層，直接對多晶矽層2 4 0回钱以形成多晶矽流路2 4 2於上述匯流排渠溝2 2 1之中，反之，如圖二Α與圖二β所示，傳統製程蝕刻形成DM〇s 渠溝之步驟中，並沒有同時形成匯流排渠溝221，而是利用一道額外的微影製程定義多晶矽流路2 4 2的位置；因此，兩相比較，本發明節省了一道用以定義多晶矽流路 2 4 2的微影製程。此外’如圖三所示，在傳統製程蝕刻形成多晶矽流路 242時’常有微孔產生於鄰近多晶矽流路242側壁處之閘極氧化層230 ;然而，如圖所示，在本發明之渠溝M〇s元件之匯流排結構中，多晶矽流路2 4 2係位於匯流排渠溝2 2 1 之内，而匯流排閘極氧化層2 3 2係鄰接於多晶石夕流路2 4 2側壁’同時’多晶矽流路2 4 2之上表面係鄰接於場氧化層 233 ;因此，可以避免上述匯流排閘極氧化層232產生微孔’而且即使場氧化層2 3 3鄰近於多晶矽流路2 4 2之上表面處產生微孔，也不致對效能產生影響；藉此，產生微孔所導致的問題可以得到解決。

第14頁 200423402 五、發明說明（ίο) 此外，如圖六所示’在美國專利號603 1 265之DM0S電晶體與其匯流排結構中’雖然，其匯流排結構亦不需一額外之微影製程用以定義多晶矽流路242 ;但是，由於其中之多晶矽流路2 4 2上表面係鄰接於閘極氧化層2 3 0 ;因此，在#刻形成多晶石夕流路2 4 2的過程中，在多晶石夕流路2 4 2的上表面亦容易累積蝕刻液與帶電粒子，因而導致鄰近多晶石夕流路242上表面之匯流排閘極氧化層232容易產生微孔 3 00。反之，如圖五8所示，本發明之多晶矽流路242上表面係鄰接於場氧化層233，即使場氧化層233產生微孔 ’也不致對DMOS之效能產生影燮。制本用較佳實施例詳曰細說明本發明，*非限而作此微的改料@而且熱知此類技藝人士皆能明瞭，適當不脫離本發明之精仍將不失本發明之要義所在，亦 |月砰和範圍。

第15頁 200423402 圖式簡單說明圖式簡單說明·· 圖一為一習巨圖。木’冓式DM0S電晶體與其閉極匯流排示意

圖'一 A與圖一 R 矽流路之微：匕圖;'中之閘極匯流排，為了形成該多晶国一炎L攻〜與蝕刻製程示意圖。之示匯流排示意之過程中β Γ中之閘極匯流排，在蝕刻形成該多晶矽流路音圖f ’該多晶矽流路鄰近之閘極氧化層產生微孔圖129為本發明之渠溝式DM0S電晶體與其閘極圖。圖五A至圖五E為本發明之渠溝式DM0S電晶體與其閘極匯流排之製程示意圖。圖六為係一習知渠溝式DM0S電晶體與其匯流排結構示意圖圖號說明矽基板1 〇〇元件區2 0 1 基底210 匯流排基底2 1 2 匯流排渠溝2 2 1 元件區閘極氧化層2 31 多晶石夕層2 4 0 蠢晶層2 0 0 匯流排區2 0 2 元件區基底2 11 DM0S 渠溝 220 閘極氧化層2 3 0 匯流排閘極氧化層2 3 2 閘極多晶石夕2 4 1 第16頁 200423402

第17頁

Claims

200423402 六、申請專利範圍申請專利範圍 1 · 一種渠溝DM0S兀件，包括一元件區與一匯流排區形成於一上方覆蓋有一摻雜一N型雜質之磊晶層於一重摻雜該1^型雜質之碎基板’該元件區至少包含：一兀件區基底，係摻雜一P型雜質且位於該磊晶層中，並向上延伸至該磊晶層表面，該元件區基底内包括複數個DM0S溝渠形成於其中，而該DM〇s渠溝係由該元件區基底之上表面伸入該元件區基底之下方；一元件區閘極氧化層，係襯裡於該DM0S溝渠，並延覆蓋該鄰近之元件區基底表面；一閘極多晶石夕層係填滿該DM0S溝渠，以形成複數 DM0S溝渠閘極；複數個DM0S源極區，係重摻雜該N型雜質並位於該元件區基底内，同時該DM0S源極係包圍該DM〇s渠溝間極；複數個P型雜質重摻雜區，該每一p型雜質重摻雜區位於該相鄰二DM0S源極區之間； ” 一第一隔離層，係覆蓋於該DM〇s溝渠閘極上方；以及一源極金屬層，形成於該第一隔離層上方，同時該源極金屬層係連接該DM0S源極區與該p型雜質重摻雜區；該匯流排區至少包含： / ’ 一匯流排基底，係摻雜該P型雜質且位於該磊晶層中’並向上延伸至该蟲晶層表面，該匯流排基底包括一場氧化層覆蓋其上，以及一匯流排渠溝由該場氧化層之上面伸入該匯流排基底下方；

第18頁 200423402 六、申請專利範圜一匯流排閘極氧化層，係襯裡於該匯流排渠溝，並延伸覆蓋該鄰近之匯流排基底表面；一多晶梦流路’係位於該匯流排渠溝内，且該多晶石夕流路之上表面係位於該場氧化層上表面之下方；一第二隔離層’覆蓋於該場氧化層上方，且該第二隔離層開有一窗口使該多晶矽流路裸露；以及一閘極金屬導線，係形成於該多晶矽流路上方並連接該多晶石夕流路。

極氧化層為轴刻終止層、：直化層與該匯流排閉渠DM0S元件，其中之元件區係以離子植入製程同時形成。第1項之溝渠D Μ 0 S元件，其中之元件區閘極氧化層係同時形成。第1項之溝渠D Μ 0 S元件，其中之閘極多係於王面沉積多晶矽層填滿該麗〇8渠溝