CN103094111B - Dmos器件及其制造方法 - Google Patents

Dmos器件及其制造方法 Download PDF

Info

Publication number
CN103094111B
CN103094111B CN201110338198.0A CN201110338198A CN103094111B CN 103094111 B CN103094111 B CN 103094111B CN 201110338198 A CN201110338198 A CN 201110338198A CN 103094111 B CN103094111 B CN 103094111B
Authority
CN
China
Prior art keywords
ild layer
region
tungsten plug
dmos device
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110338198.0A
Other languages
English (en)
Other versions
CN103094111A (zh
Inventor
万颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201110338198.0A priority Critical patent/CN103094111B/zh
Priority to PCT/CN2012/083053 priority patent/WO2013064015A1/zh
Publication of CN103094111A publication Critical patent/CN103094111A/zh
Application granted granted Critical
Publication of CN103094111B publication Critical patent/CN103094111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例公开了一种DMOS器件制造方法，包括：提供基底，包括有源区和位于有源区表面上的层间介质ILD层，其中，位于有源区表面上的ILD层内具有钨塞，所述ILD层表面和所述钨塞表面平齐；去除掉预设厚度的ILD层材料，以使ILD层和所述钨塞表面具有高度差。本发明通过在形成钨塞之后，增加了对ILD层的回刻过程，使得钨塞表面和ILD层表面不再齐平，从而使源区部位和栅区部位表面的金属区域也不再平齐，使得栅区表面的金属区域与区表面的金属区域的反光能力不同，在进行识别时，识别光束打到产品晶片上后，栅区和源区存在色差，从而能够通过色差清楚的识别DMOS器件的栅区和源区，提高了后续引线键合过程的准确性。

Description

DMOS器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种DMOS器件及其制造方法。
背景技术
在半导体芯片的制造工艺完成后，通过电测试的硅片就需要进行单个芯片的装配和封装，这些在最终装配和封装中进行的工序，被称为后道工序，后道工序还包括一级封装和二级封装等。其中一级封装包括背面减薄、分片、装架以及引线键合等工艺过程。在引线键合过程中，需要将芯片表面的金属压点与引线框架上或基座上的电极内端(也称为柱)进行电性连接，在此之前，对于DMOS器件，需要先识别器件的栅区和源区，之后，再采用金属引线将位于器件栅区、源区和漏区表面的金属压点与引线框架或基座上的电极内端连接起来。
现有技术中对DMOS器件的栅区和源区进行识别的设备多通过二者的色差进行识别，在实际生产过程中发现，在识别过程中，往往出现对源区和栅区识别不清的问题，一旦对源区和栅区识别不清，则在后续的引线键合过程的出现连接错误的可能性就很大，从而导致产品报废。
发明内容
为解决上述技术问题，本发明实施例提供了一种DMOS器件及其制造方法，能够清楚的识别DMOS器件的栅区和源区，从而提高引线键合过程的准确性。
为解决上述问题，本发明实施例提供了如下技术方案：
一种DMOS器件制造方法，包括：
提供基底，所述基底包括有源区和位于所述有源区表面上的层间介质ILD层，其中，位于有源区表面上的ILD层内具有钨塞，所述ILD层表面和所述钨塞表面平齐；
去除掉预设厚度的ILD层材料，以使ILD层和所述钨塞表面具有高度差。
优选的，去除掉预设厚度的ILD层材料后，所述DMOS器件源区表面上的金属区域和栅区表面上的金属区域反光能力不同。
优选的，去除掉预设厚度的ILD层材料的过程具体为，采用各向异性刻蚀工艺去除掉预设厚度的ILD层材料。
优选的，所述预设厚度为
优选的，所述预设厚度为
优选的，所述各向异性刻蚀工艺所采用的刻蚀气体包括CF4、CHF3和氩气。
优选的，所述各向异性刻蚀工艺所采用的刻蚀气体中CF4的浓度在16sccm-20sccm以内，CHF3的浓度在60cm-80cm以内，氩气的浓度在80sccm-120sccm以内。
优选的，所述各向异性刻蚀工艺的刻蚀时间为60s。
优选的，还包括：
在具有高度差的ILD层和所述钨塞表面形成金属层，进入金属互连过程；
完成金属互连过程后，在金属层上形成压焊点；
进行低温合金工艺，完成DMOS器件的制作过程。
本发明实施例还公开了采用上述方法制作的DMOS器件，所述DMOS器件的ILD层和钨塞表面具有高度差。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的技术方案，通过在形成钨塞之后，即进行了金属钨的化学机械研磨后，增加了对ILD层的回刻过程，经过此次回刻过程，使得钨塞表面和ILD层表面不再齐平，从而使得后续形成金属层及压焊点之后，源区部位和栅区部位表面的金属区域也不再平齐，由于栅区的钨塞数量与源区的钨塞数量不同，从而使得栅区表面的金属区域的剖面形状与源区表面的金属区域的剖面形状不同，进而使得栅区表面的金属区域与区表面的金属区域的反光能力不同，使得在进行识别时，识别光束打到产品晶片上后，栅区和源区存在色差，从而能够通过色差清楚的识别DMOS器件的栅区和源区，提高了后续引线键合过程的准确性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中形成钨塞后的DMOS器件剖面的电子显微照片；
图2为对现有技术中的DMOS器件进行识别时的电子显微照片；
图3-图5为本发明实施例一公开的DMOS器件制造方法的剖面图；
图6为本发明实施例的方法制作出的DMOS器件的电子显微照片；
图7为对本实施例中的DMOS器件进行识别时的电子显微照片。
具体实施方式
正如背景技术部分所述，采用现有技术中的识别设备在对DMOS器件的栅区和源区进行识别时，往往出现识别不清的问题，发明人研究发现，出现这种情况的原因是，DMOS器件制作过程中，在进行金属连线以及形成压焊点之前，需进行两次化学机械研磨(CMP)，一次是层间介质层(ILD层)的CMP，一次是金属钨的CMP，在金属互连过程，在经过这两次CMP过程之后，芯片的表面已经变得非常平整了。
如图1所示，图1为形成钨塞后的芯片剖面的电子显微照片，从图中可以看出位于源区部位的钨塞的表面与栅区表面ILD层表面基本齐平，因此在进行识别时，识别的光打到芯片表面后，栅区和源区对光的反射能力相差很小，从而导致通过色差很难看出源区和栅区的区别，如图2所示，图2为进行识别时芯片的电子显微照片，从图中很难区分出源区和栅区。
因此，发明人考虑，如果采用一定的手段使芯片的源区和栅区表面的金属区域对光的反射能力有所区别，在识别过程中即可通过色差来识别源区和栅区了。由于芯片制作完成后，源区和栅区表面均为金属材质的压焊点，改变金属表面反光能力的方法包括改变金属表面的凹凸程度，或者改变金属表面的高度。基于以上思想，发明人考虑，若栅区和源区表面的金属具有一定的高度差，或许使二者的反光能力有所差别。
基于上述研究的基础上，本发明实施例提供了一种DMOS器件及其制作方法，其中，该方法包括以下步骤：
提供基底，所述基底包括位于栅区表面上的层间介质ILD层以及位于源区表面上的钨塞，所述ILD层和所述钨塞表面平齐；
去除掉预设厚度的ILD层材料，以使ILD层和所述钨塞表面具有高度差。
本发明实施例中在形成钨塞后，增加了对ILD层的回刻过程，使得钨塞表面和ILD层表面不再齐平，从而使得后续形成金属层及压焊点之后，源区部位和栅区部位表面的金属区域也不再平齐，由于栅区的钨塞数量与源区的钨塞数量不同，从而使得栅区表面的金属区域的剖面形状与源区表面的金属区域的剖面形状不同，进而使得栅区表面的金属区域与区表面的金属区域的反光能力不同，使得在进行识别时，识别光束打到产品晶片上后，栅区和源区存在色差，从而能够通过色差清楚的识别DMOS器件的栅区和源区，提高了后续引线键合过程的准确性。
以上是本发明实施例的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明实施例公开的DMOS器件制造方法各步骤的剖面图如图3和图4所示，包括以下步骤：
步骤1：提供基底，所述基底包括有源区和位于所述有源区表面上的层间介质ILD层109，其中，位于有源区表面上的ILD层内具有钨塞108，所述ILD层109表面和所述钨塞108表面平齐；
需要说明的是，本实施例中的基底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。
具体的，如图3所示，本实施例中所述基底包括以下结构：
本体层101，所述本体层包括漏区(图中未示出)；
位于本体层表面上的外延层102；
位于外延层102表面内的阱区103以及位于阱区103内的源区104；
位于外延层102表面上的栅区106，栅区106被栅介质层105(一般为栅氧化层)包围，所述有源区包括源区104和栅区106；
位于外延层102表面上的场氧化层110，以隔离器件；
位于所述有源区表面上的层间介质ILD层109，其中，位于源区表面上ILD层109内具有钨塞108，所述ILD层109表面和所述钨塞108表面平齐。
其中，形成以上基底结构的工艺过程如下：
本实施例中的外延层102可为采用CVD工艺在本体层上一次性生长的N型或P型外延层，外延层的厚度可按照器件的具体应用要求确定。本实施例中的本体层101可为硅衬底。
之后，在外延层上生长一层薄氧化层作为注入阻挡层(图中未示出)，注入阻挡层的作用是在进行离子注入的过程中，防止杂质原子或离子从外延层的硅中扩散出去；所述注入阻挡层可以采用CVD或热氧化工艺形成。
本实施例中形成阱区和源区的过程如下，先在注入阻挡层上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和注入阻挡层之间形成抗反射层(图中未示出)，以减少不必要的反射；之后采用具有阱区图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层上形成阱区的图案，之后以具有阱区图案的光刻胶层为掩膜采用离子注入的方式形成阱区的离子注入层，之后去除光刻胶层，采用热退火工艺，对阱区的离子注入层进行推进并激活注入的P型或N型杂质，形成阱区，该步骤的热退火工艺也可采用快速热退火工艺。
同样的，形成阱区后，可采用光刻工艺形成源区的光刻胶图案，之后以具有源区图案的光刻胶层为掩膜，采用离子注入的方式形成源区的离子注入层，之后采用热退火工艺推进并激活注入的杂质，形成阱区和源区的工艺过程类似，这里不再赘述。
形成源区后，采用光刻和刻蚀工艺，在阱区表面内栅区位置形成沟槽，之后，在沟槽表面采用热氧化工艺形成栅介质层105，采用CVD(化学气相淀积)、PECVD(等离子体化学气相淀积)、HDP(高密度等离子体化学气相淀积)或PVD(物理气相淀积)等工艺，在沟槽内填充栅区材料，去除沟槽外多余的栅区材料，使外延层表面齐平，从而形成栅区106。
其中，栅介质层材料可以为SrTiO3、HfO2、ZrO2、氧化硅等，本实施例中优选为氧化硅，栅区材料可以为栅多晶硅或金属，本实施例中优选为栅多晶硅。
需要说明的是，以上形成栅区和源区的过程可以互换，即也可以先形成栅区，后形成源区，可根据具体工艺情况而定，本实施例中对此不做过多限定。
形成栅区106和源区104后，形成ILD层109和钨塞108，其过程如下：在具有栅区和源区的衬底表面上形成ILD层，本实施例中CVD、LPTEOS、PECVD或HDP等方法，形成ILD层，该ILD层材料可为硅玻璃(简称USG)、硼磷硅玻璃(简称BPSG)中的一种或组合。之后，为了保证ILD层表面的平整，再采用CMP等方法将所述ILD层材料进行研磨。
形成钨塞108的过程为：在源区104和栅区106上方的ILD层内形成通孔，具体的，可采用光刻工艺和刻蚀工艺在源区上方的ILD层内形成通孔，之后采用PVD工艺在所述通孔的底部和侧壁淀积一薄层金属钛，以充当钨与源区材料(一般为氧化硅)间的黏合剂，之后在金属钛的表面淀积氮化钛，以充当金属钨的扩散阻挡层。在完成金属钛和氮化钛的淀积后，一般需进行快速热退火步骤，以使金属钛和氮化钛表面变得光滑且均匀；
之后，可采用化学气相淀积的方式在所述通孔内填充金属钨，之后再采用CMP的方法去除掉通孔外多余的金属钨，以形成钨塞108，该CMP过程同时会去除掉一定厚度的ILD层材料，此次CMP后，钨塞表面和ILD层表面平齐，如图1所示，本实施例中的ILD层和钨塞的厚度可根据器件的具体情况而定，本实施例中不做过多限定。
以上所述的“外延层表面内”是指由外延层表面向下延伸的一定深度的区域，该区域属于外延层的一部分；所述“外延层层表面上”是指由外延层表面向上的区域，该区域不属于外延层本身。
步骤2：如图4所示，去除掉预设厚度的ILD层材料，以使ILD层109和所述钨塞108表面具有高度差。
本实施例中可采用干法刻蚀中的各向异性刻蚀工艺去除掉预设厚度的ILD层材料，所述预设厚度为即ILD层表面比钨塞表面低 的厚度，优选的，所述预设厚度为
具体的，所述各向异性刻蚀工艺所采用的刻蚀气体包括CF4、CHF3和氩气，其中，CF4的浓度在16sccm-20sccm以内，CHF3的浓度在60sccm-80sccm以内，氩气的浓度在80sccm-120sccm以内，所述各向异性刻蚀工艺的刻蚀时间为60s。
在去掉一定厚度的ILD层材料后，该方法还包括以下步骤：
步骤3：如图5所示，在具有高度差的ILD层和所述钨塞表面形成金属层，进入金属互连过程，并在所述本体层的漏区溅射金属，以形成漏极(图中未示出)；
所述金属层可为三明治结构的金属层，具体的，先在具有钨塞的ILD层表面上淀积金属钛，作为钨塞和形成电极的金属之间的黏合剂，之后在金属钛上淀积铝铜合金，最后在铝铜合金层上淀积氮化钛，上述三层金属薄膜称为三明治结构。一般情况下，多采用物理气相淀积的方式形成三明治结构的各金属层。
之后进行三明治结构金属层的光刻和刻蚀步骤，去除源区和栅区外的金属层材料，以在所述栅区上形成栅极，在所述源区上形成源极。进行刻蚀之后，一般需进行在扩散炉内进行加温，以降低接触电阻，期间也可通入氮气，以保证加温过程的安全。
完成金属互连过程后，在金属层上形成压焊点；
在金属层表面上形成钝化层，所述钝化层覆盖除压焊点之外的其它金属层区域；
进行低温合金工艺，完成DMOS器件的制作过程。
本发明实施例中在形成钨塞后，增加了对ILD层的回刻过程，使得钨塞表面和ILD层表面不再齐平，从而使得后续形成金属层及压焊点之后，源区部位和栅区部位表面的金属区域也不再平齐，如图5所示，即栅区和源区表面的金属区域变得凹凸不平了，由于栅区的钨塞数量与源区的钨塞数量不同，本实施例中栅区的钨塞数量小于源区的钨塞数量，从而使得栅区表面的金属区域111的剖面形状与源区表面的金属区域112的剖面形状不同，进而使得栅区表面的金属区域111与源区表面的金属区域112的反光能力不同，使得在进行识别时，识别光束打到产品晶片上后，栅区和源区存在色差，即可通过色差清楚的识别DMOS器件的栅区和源区，提高了后续引线键合过程的准确性。
本实施例中所述的引线键合过程可采用热压键合、超声键合、热超声球键合等工艺，其中采用的引线可为铝线、铜线或金线等，本实施例对后续封装工艺不做具体限定。
本发明另一实施例公开了一种采用以上实施例所述的方法制作的DMOS器件，具体的，该DMOS器件包括：有源区和位于所述有源区表面上的层间介质ILD层，其中，位于源区表面上的ILD层内具有钨塞，ILD层和钨塞表面具有高度差。
如图6所示，为采用本发明实施例的方法制作出的DMOS器件在进行ILD的回刻后的显微照片，从图中可以看出位于栅区表面的金属区域与区表面的金属区域的反光能力不同，因此在进行识别时，识别的光打到芯片表面后，栅区和源区会出现色差，从而可以通过色差识别源区和栅区，如图7所示，图7为对本实施例中的DMOS器件进行识别时的电子显微照片，从图中很容易分辨出源区1和栅区2。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种DMOS器件制造方法，其特征在于，包括：
提供基底，所述基底包括有源区和位于所述有源区表面上的层间介质ILD层，其中，位于有源区表面上的ILD层内具有钨塞，所述ILD层表面和所述钨塞表面平齐；
采用干法刻蚀中的各向异性刻蚀工艺去除掉预设厚度的ILD层材料，以使ILD层和所述钨塞表面具有高度差；去除掉预设厚度的ILD层材料后，所述DMOS器件源区表面上的金属区域和栅区表面上的金属区域反光能力不同；
所述各向异性刻蚀工艺所采用的刻蚀气体包括CF4、CHF3和氩气，其中，CF4的浓度在16sccm-20sccm以内，CHF3的浓度在60sccm-80sccm以内，氩气的浓度在80sccm-120sccm以内；
所述各向异性刻蚀工艺的刻蚀时间为60s。
2.根据权利要求1所述的DMOS器件制造方法，其特征在于，所述预设厚度为
3.根据权利要求2所述的DMOS器件制造方法，其特征在于，所述预设厚度为
4.根据权利要求1所述的DMOS器件制造方法，其特征在于，还包括：
在具有高度差的ILD层和所述钨塞表面形成金属层，进入金属互连过程；
完成金属互连过程后，在金属层上形成压焊点；
进行低温合金工艺，完成DMOS器件的制作过程。
5.一种采用权利要求1-4任一项所述的方法制作的DMOS器件，其特征在于，所述DMOS器件的ILD层和钨塞表面具有高度差。
CN201110338198.0A 2011-10-31 2011-10-31 Dmos器件及其制造方法 Active CN103094111B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110338198.0A CN103094111B (zh) 2011-10-31 2011-10-31 Dmos器件及其制造方法
PCT/CN2012/083053 WO2013064015A1 (zh) 2011-10-31 2012-10-17 Dmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110338198.0A CN103094111B (zh) 2011-10-31 2011-10-31 Dmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103094111A CN103094111A (zh) 2013-05-08
CN103094111B true CN103094111B (zh) 2016-04-06

Family

ID=48191299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110338198.0A Active CN103094111B (zh) 2011-10-31 2011-10-31 Dmos器件及其制造方法

Country Status (2)

Country Link
CN (1) CN103094111B (zh)
WO (1) WO2013064015A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716067B (zh) * 2015-03-20 2017-03-08 上海华力微电子有限公司 一种检测接触孔过度刻蚀的方法
CN108615678A (zh) * 2018-05-03 2018-10-02 武汉新芯集成电路制造有限公司 一种形成浮栅的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044483A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 沟槽形成方法
CN102054775A (zh) * 2009-11-04 2011-05-11 无锡华润上华半导体有限公司 半导体结构的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100155A (en) * 1998-09-10 2000-08-08 Chartered Semiconductor Manufacturing, Ltd. Metal-oxide-metal capacitor for analog devices
TWI223448B (en) * 2003-04-29 2004-11-01 Mosel Vitelic Inc DMOS device having a trenched bus structure
CN100369207C (zh) * 2005-03-31 2008-02-13 中国科学院微电子研究所 一种替代栅的制备方法
US7759731B2 (en) * 2006-08-28 2010-07-20 Advanced Analogic Technologies, Inc. Lateral trench MOSFET with direct trench polysilicon contact and method of forming the same
CN102024696B (zh) * 2009-09-11 2012-08-22 中芯国际集成电路制造(上海)有限公司 开口及其形成方法
CN102222640B (zh) * 2010-04-16 2013-08-14 中芯国际集成电路制造(上海)有限公司 通孔形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044483A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 沟槽形成方法
CN102054775A (zh) * 2009-11-04 2011-05-11 无锡华润上华半导体有限公司 半导体结构的制造方法

Also Published As

Publication number Publication date
CN103094111A (zh) 2013-05-08
WO2013064015A1 (zh) 2013-05-10

Similar Documents

Publication Publication Date Title
KR102214928B1 (ko) 광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법
JP2022538954A (ja) ３次元メモリデバイス及び方法
CN102263118B (zh) 背侧照明的图像传感器
CN104425388B (zh) 一种半浮栅器件的制造方法及器件
CN104795418B (zh) 感光成像装置及其制造方法
TWI345288B (en) Semiconductor devices and fabrication method thereof
US9536834B2 (en) Reverse damascene process
TW201532193A (zh) 半導體元件及其製造方法
TW201214622A (en) Method for forming a through-substrate via (TSV)
WO2014195420A1 (de) Leuchtdiode mit passivierungsschicht
TW201816895A (zh) 半導體結構的形成方法
US7847346B2 (en) Trench MOSFET with trench source contact having copper wire bonding
JP2005243689A (ja) 半導体チップの製造方法および半導体装置
CN103094111B (zh) Dmos器件及其制造方法
US20210391377A1 (en) Method of thinning a semiconductor substrate to high evenness and semiconductor substrate having a device layer of high evenness
JP2000332113A (ja) 半導体相互接続構造の二重ダマスク象眼風接触部及びその製造方法
CN104752322A (zh) 一种半导体器件及其制备方法
CN104900543A (zh) 一种半导体器件及其制备方法
CN107591452A (zh) 一种晶圆级功率半导体器件及其制作方法
FR2858876A1 (fr) Procede de formation sous une couche mince d'un premier materiau de portions d'un autre materiau et/ou de zones de vide
TW200924058A (en) Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
CN105580145B (zh) 光电子半导体芯片、半导体器件以及用于制造光电子半导体芯片的方法
CN103824776B (zh) Dmos器件及其制造方法
CN111415907B (zh) 非晶硅结构的制造方法
CN104952827A (zh) 一种焊盘结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant