CN108615678A - 一种形成浮栅的方法 - Google Patents
一种形成浮栅的方法 Download PDFInfo
- Publication number
- CN108615678A CN108615678A CN201810415341.3A CN201810415341A CN108615678A CN 108615678 A CN108615678 A CN 108615678A CN 201810415341 A CN201810415341 A CN 201810415341A CN 108615678 A CN108615678 A CN 108615678A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- floating boom
- polysilicon layer
- protective layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000011241 protective layer Substances 0.000 claims abstract description 21
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims description 12
- 238000000227 grinding Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 239000002244 precipitate Substances 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009527 percussion Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种形成浮栅的方法，采用在硅片表面淀积多晶硅后继续沉积氧化硅以形成保护层，再进行对硅片进行磷元素离子注入，最终进行热退火和研磨处理以形成浮栅。采用本发明的技术方案实现在掺杂后的多晶硅在表面形成一层氧化硅保护层，减少了热处理过程中所掺杂磷元素的向外扩散，从而能降低多晶硅方块电阻，氧化硅保护层又能减少存储区和外围电路区的台阶差，进而提高了产品性能和良率。
Description
技术领域
本发明涉及半导体芯片制造领域，尤其涉及一种形成浮栅的方法。
背景技术
现有的浮栅存储器制造工艺中，采用在硅片上淀积多晶硅后进行离子注入操作，并快速热退火，然后进行化学机械研磨来形成浮栅。浮栅对闪存的性能有很大影响，直接影响器件质量和可靠性。
但是，现有的浮栅制造工艺中由于离子注入所掺杂的磷元素在热处理时易向外扩散(outgasing)，引起实际掺杂元素剂量变化，从而影响浮栅多晶硅的方块电阻，并且由于不同区域研磨速率的差异会造成存储区和外围电路的剩余多晶硅厚度存在台阶差。因此有必要对现有的浮栅存储器制造工艺进行改进以克服掺杂元素剂量的变化的问题。
发明内容
针对现有技术中存在的上述问题，现提供一种形成浮栅的方法。
具体技术方案如下：
一种形成浮栅的方法，应用于浮栅存储器制造工艺中，包括以下步骤：
步骤S1：提供一硅片，所述硅片表面形成有用以制备浮栅的多晶硅层；
步骤S2：在所述多晶硅层的表面沉积氧化硅以形成保护层；
步骤S3：对所述多晶硅层进行磷元素离子注入；
步骤S4：对所述硅片热退火处理；
步骤S5：对所述硅片的表面进行研磨处理以形成所述浮栅。
优选的，所述步骤S2中，所述保护层的厚度90A。
优选的，所述步骤S4中，所述热退火气氛为氮气。
优选的，所述步骤S4中，热退火温度为1000℃。
优选的，所述步骤S4中，热退火时长为20秒。
优选的，所述步骤S5中，对所述硅片的表面进行研磨的方法为化学机械研。
优选的，所述步骤S5中，研磨所述多晶硅层时一并去除所述保护层。
优选的，所述硅片在步骤S1之前还包括以下步骤：
步骤A1：在所述硅片上制作浅槽隔离结构，；
步骤A2：于所述硅片上并进行阱注入操作以形成阱区；
步骤A3：在所述硅片表面沉淀形成浮栅氧化层；
步骤A4：于所述浮栅氧化层表面及所述浅槽隔离结构顶部覆盖形成所述多晶硅层。
优选的，所述步骤S5中，研磨所述多晶硅层，至所述多晶硅层与所述浅槽隔离结构顶部齐平。
上述技术方案具有如下优点或有益效果：
从工艺整合的角度考量，优化制程，在对多晶硅进行磷元素离子注入之前在晶圆表面淀积一层氧化硅，使掺杂后的多晶硅在表面形成一层氧化硅保护层，减少了热处理时所掺杂磷元素的向外扩散，从而能降低多晶硅方块电阻，即降低浮栅方块电阻，同时，氧化硅保护层又能减少存储区和外围电路区的台阶差，进而提高了产品性能和良率。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1-6为发明一种形成浮栅的方法实施例中硅片的结构示意图；
图7为本发明一种形成浮栅的方法实施例的流程图；
图8为本发明一种形成浮栅的方法实施例中的对硅片预先处理的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明一种较佳的实施例中，根据图7所示，一种形成浮栅的方法，应用于浮栅存储器制造工艺中，包括以下步骤：
步骤S1：提供一硅片，硅片表面形成有用以制备浮栅的多晶硅层；
步骤S2：在多晶硅层的表面沉积氧化硅以形成保护层；
步骤S3：对多晶硅层进行磷元素离子注入；
步骤S4：对硅片热退火处理；
步骤S5：对硅片的表面进行研磨处理以形成浮栅。
具体地，本实施例中，采用在对多晶硅进行磷元素离子注入之前，预先在晶圆表面淀积一层氧化硅，使掺杂后的多晶硅在表面形成一层氧化硅的保护层，减少了热处理时所掺杂磷元素的向外扩散，从而能降低多晶硅方块电阻，即降低浮栅方块电阻，同时，氧化硅保护层又能减少存储区和外围电路区的台阶差。保护层在最后进行研磨处理中被除去，使得最终获取的浮栅存储器不存在结构上的影响。
本发明一种较佳的实施例中，步骤S2中，氧化硅的厚度90A。
具体地，本实施例中，沉淀90A厚度的氧化硅的保护层，使得保护层能够减少了在热处理时所掺杂磷元素的向外扩散，同时减少存储区和外围电路区的台阶差。
本发明一种较佳的实施例中，步骤S4中，热退火气氛为氮气。
本发明一种较佳的实施例中，步骤S4中，热退火温度为1000℃，热退火时长为20秒。
本发明一种较佳的实施例中，步骤S5，对硅片的表面进行研磨的方法为化学机械研磨。
具体地，本实施例中，采用化学机械研磨可以有效控制对硅片研磨的精度。
本发明一种较佳的实施例中，步骤S5，研磨所述多晶硅层时一并去除所述保护层。
本发明一种较佳的实施例中，根据图8所示，硅片在步骤S1之前还包括以下步骤：
步骤A1：在硅片上制作浅槽隔离结构，；
步骤A2：于硅片上并进行阱注入操作以形成阱区；
步骤A3：在硅片表面沉淀形成浮栅氧化层；
步骤A4：于浮栅氧化层表面及浅槽隔离结构顶部覆盖形成多晶硅层。
本发明一种较佳的实施例中，步骤S5中，研磨多晶硅层，至多晶硅层与浅槽隔离结构顶部齐平。上述实施例中，使得硅片形成用以最终生成浮栅结构的多晶硅层。
本发明一种较佳的实施例中，根据图1所示，对一待加工的硅片1表面进行刻蚀和沉淀操作，得到浅槽隔离结构2，再进行阱注入操作，使得硅片1的结构内部形成阱区。
根据图2所示，在硅片1表面进行沉积操作，使得硅片1的表面形成浮栅氧化层3；
根据图3所示，在硅片1表面，包括浮栅氧化层3表面及浅槽隔离结构4的顶部覆盖淀积多晶硅，形成多晶硅层4。
根据图4所示，在多晶硅层4表面继续沉积氧化硅以形成保护层5，氧化硅保护层5的厚度为90A。
根据图5所示，对硅片1进行磷元素离子注入和热退火处理，热退火处理采用氮气环境，温度为1000℃，时间为20s。
根据图6所示，对硅片1进行化学机械研磨除去保护层5和部分多晶硅层4，使得硅片1表面多晶硅层4与浅槽隔离结构2顶部齐平，从而形成用以最终生成浮栅结构的多晶硅层6。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (9)
1.一种形成浮栅的方法，其特征在于，应用于浮栅存储器制造工艺中，包括以下步骤：
步骤S1：提供一硅片，所述硅片表面形成有用以制备浮栅的多晶硅层；
步骤S2：在所述多晶硅层的表面沉积氧化硅以形成保护层；
步骤S3：对所述多晶硅层进行磷元素离子注入；
步骤S4：对所述硅片热退火处理；
步骤S5：对所述硅片的表面进行研磨处理以形成所述浮栅。
2.根据权利要求1所述的形成浮栅的方法，其特征在于，所述步骤S2中，所述保护层的厚度90A。
3.根据权利要求1所述的形成浮栅的方法，其特征在于，所述步骤S4中，所述热退火气氛为氮气。
4.根据权利要求1所述的形成浮栅的方法，其特征在于，所述步骤S4中，热退火温度为1000℃。
5.根据权利要求4所述的形成浮栅的方法，其特征在于，所述步骤S4中，热退火时长为20秒。
6.根据权利要求1所述的形成浮栅的方法，其特征在于，所述步骤S5中，对所述硅片的表面进行研磨的方法为化学机械研磨。
7.根据权利要求1所述的降低浮栅方块电阻的方法，其特征在于，所述步骤S5中，研磨所述多晶硅层时一并去除所述保护层。
8.根据权利要求1所述的形成浮栅的方法，其特征在于，所述硅片在步骤S1之前还包括以下步骤：
步骤A1：在所述硅片上制作浅槽隔离结构，；
步骤A2：于所述硅片上并进行阱注入操作以形成阱区；
步骤A3：在所述硅片表面沉淀形成浮栅氧化层；
步骤A4：于所述浮栅氧化层表面及所述浅槽隔离结构顶部覆盖形成所述多晶硅层。
9.根据权利要求8所述的降低浮栅方块电阻的方法，其特征在于，所述步骤S5中，研磨所述多晶硅层，至所述多晶硅层与所述浅槽隔离结构顶部齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810415341.3A CN108615678A (zh) | 2018-05-03 | 2018-05-03 | 一种形成浮栅的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810415341.3A CN108615678A (zh) | 2018-05-03 | 2018-05-03 | 一种形成浮栅的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108615678A true CN108615678A (zh) | 2018-10-02 |
Family
ID=63661756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810415341.3A Pending CN108615678A (zh) | 2018-05-03 | 2018-05-03 | 一种形成浮栅的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108615678A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101834132A (zh) * | 2010-05-12 | 2010-09-15 | 上海宏力半导体制造有限公司 | 防止浅注入离子扩散的方法 |
| CN102737970A (zh) * | 2011-04-01 | 2012-10-17 | 无锡华润上华半导体有限公司 | 半导体器件及其栅介质层制造方法 |
| CN103094111A (zh) * | 2011-10-31 | 2013-05-08 | 无锡华润上华科技有限公司 | Dmos器件及其制造方法 |
| CN104465523A (zh) * | 2013-09-24 | 2015-03-25 | 中芯国际集成电路制造(北京)有限公司 | 闪存存储器的制造方法 |
| CN105742170A (zh) * | 2016-02-26 | 2016-07-06 | 上海华力微电子有限公司 | 浮栅制备方法 |
-
2018
- 2018-05-03 CN CN201810415341.3A patent/CN108615678A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101834132A (zh) * | 2010-05-12 | 2010-09-15 | 上海宏力半导体制造有限公司 | 防止浅注入离子扩散的方法 |
| CN102737970A (zh) * | 2011-04-01 | 2012-10-17 | 无锡华润上华半导体有限公司 | 半导体器件及其栅介质层制造方法 |
| CN103094111A (zh) * | 2011-10-31 | 2013-05-08 | 无锡华润上华科技有限公司 | Dmos器件及其制造方法 |
| CN104465523A (zh) * | 2013-09-24 | 2015-03-25 | 中芯国际集成电路制造(北京)有限公司 | 闪存存储器的制造方法 |
| CN105742170A (zh) * | 2016-02-26 | 2016-07-06 | 上海华力微电子有限公司 | 浮栅制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130256780A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN107507828B (zh) | 具有电容器的集成电路及其制造方法 | |
| CN108648996A (zh) | 一种降低浮栅方块电阻的方法 | |
| TWI414026B (zh) | 製造薄膜電晶體之方法 | |
| TW200408129A (en) | Field-effect transistor with local source /drain insulation and associated fabrication method | |
| US11107697B2 (en) | Floating gate fabrication method | |
| TW200541021A (en) | Method of manufacturing flash memory device | |
| TWI237830B (en) | Non-volatile memory technology compatible with it-ram process | |
| TW586191B (en) | Method of forming a system on chip | |
| CN108615678A (zh) | 一种形成浮栅的方法 | |
| JPH01134936A (ja) | 半導体装置およびその製造方法 | |
| KR101454365B1 (ko) | 내장된 플래시 메모리 | |
| CN102280379B (zh) | 一种应变硅nmos器件的制造方法 | |
| JP2002016152A (ja) | 半導体装置の製造方法 | |
| TWI279840B (en) | Polysilicon thin-film transistors and fabricating method thereof | |
| US7465635B2 (en) | Method for manufacturing a gate sidewall spacer using an energy beam treatment | |
| CN104425374B (zh) | 一种半导体器件的制造方法 | |
| CN103632940A (zh) | 一种半导体器件的制造方法 | |
| CN105448678B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN102487017A (zh) | 应变cmos器件的制作方法 | |
| US7045376B2 (en) | Method of passivating semiconductor device | |
| KR20100079139A (ko) | 반도체 소자의 제조 방법 | |
| TW442970B (en) | Manufacturing method of split-gate flash memory having periphery transistor | |
| CN105655297B (zh) | 半导体器件的形成方法 | |
| CN101707199A (zh) | 一种快速闪存存储器单元及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181002 |