TW200417133A - Temperature-compensated current reference circuit - Google Patents

Description

200417133 玫、發明說明： 【發明所屬之技術領域】 本發明關於電流參考電路。特別關於溫度補償電流參考 電路。 【先前技術】 在積體電路應用中如快閃記憶體，EEPROM及其他，某 些電路需要一恆值電流，其與溫度及供應電壓無關。 現有許多設計電流參考之技術欲想不受供應電壓及溫度 變化之影響。一種方法以產生電流參考，其在供應電壓變 化甚為堅實，但，易受溫度變化影響，該方法為利用二電 流鏡及一電阻器如圖1所示。通過p溝道MOS電晶體10之電 流經p溝道MOS電晶體12予以反映。該通過η溝道MOS電晶 體14之電流由η溝道MOS電晶體16予以反映，該電晶體具有 電阻器1 8耦合在其源極及地之間。 圖1之電路有一電流變化高達溫度函數之30%。以圖1所 TF之電路型式而言’產生之電流寺於· I = n^Ut^ (M)/R 如電晶體為弱反轉，及 I =(2/Kn*R2)、(I) 如電晶體為強反轉。二情形下，電流與供應電壓無關，但 溫度變化未獲補償。 提供電流參考之另一方法為利用如圖2之電阻器起及一 雙極電極體以產生一電流，其與絕對溫度與電阻器之溫度 係數成比例。 87817 200417133 p-溝道MOS電晶體20及22有一閘極由作業放大器24之輸 出驅動。PNP雙極電晶體26之射極耦合至p溝道MOS電晶體 20之汲極，其基級與集極耦合至地。PNP雙極電晶體28之 射極經電阻器30耦合至p溝道MOS電晶體20之汲極，其基級 及集極斗耦合至地。作業放大器24之一輸出耦合至p溝道 MOS電晶體20之汲極，放大器24之另一輸出耦合至p溝道 MOS電晶體22之汲極。 在圖2電路中，電流由下式所得：

I=(Ut/R)*Ln(N) 為提供溫度補償，電阻器之溫度係數必須與Ut相反。 【發明内容】 本發明提供一種僅利用MOS電晶體與相同類型多晶矽電 阻之溫度補償電流參照。 【實施方式】

精於此技藝人士應瞭解，以下本發明之說明僅為說明 性，不具限制性。本發明之其他實施例在精於此技藝人士 讀此揭示後當可甚為明顯。 本發明之目的為獲得一恆值電流參考，其為電壓供應及 溫度補償。本發明不需要任何特殊組件及可與標準CMOS 方法相容，及利用一 MOS電晶體及任何型式之多矽電阻器。 參考圖3，一差動放大器使用一 p溝道MOS電流源電晶體 40及42，η溝道MOS輸入電晶體44，46及η溝道偏壓電晶體 48 〇 ρ溝道MOS電晶體50經電阻器54供應電流至ΡΝΡ雙極電 87817 200417133 晶體52，及經含電阻器58，60之分壓器供應電玲至PNP雙極 電晶體56。在一電路之說明貫施例中，電阻器54及60之電 阻約為12 ΚΩ，電阻器58之電阻约為16 ΚΩ。p溝道MOS電 晶體50亦供應電流至η溝道MOS電晶體62以驅動電阻器64 作為一源跟隨器。電阻器64之阻值約為10〇 ΚΩ。η溝道MOS 電晶體62由參考電壓Vref，其為—固定值或自不同方式取 得，如圖4所示。η溝道MOS電晶體62之尺寸可使其在次門 限區操作。 η溝道MOS電晶體44自電阻器58與60間之共同連接驅動 (’’MULTIPLE”節點）。η溝道MOS電晶體46自ΡΝΡ雙極電晶體 52與電阻器54間之共同連接驅動。 通過雙極電晶體52及56之電流為：

IBip = Ut/R2*[(R3/Rl)*ln(R3/R2) + ln(N*R3)/R2)J

Ut等於KT/q ··此電流為Ut與電阻正常化之正函數。 精於此技藝人士當瞭解，IBip在溫度上升時增加及在溫度 降低時降低。 通過η溝道MOS電晶體62之電流為： I62=Ido*exp(VGs62 /Ut) U t等於KT/q。此電流為η溝道MOS電晶體62之\^。§之正函數 節Ut之負函數。 特別是’當溫度增加時’通過η溝道M〇S電晶體62之電流 降低，溫度降低時增加。 通過p溝道MOS電晶體50之總電流為，通過雙極電晶體 52，56及η溝道MOS電晶體62電流之和： 87817 200417133

It〇t-(Ut/R2)^[R3/R2 + Ln((N^R3/R2] + Ido^exp(VgS62/Ut)

如僅使用n溝道MOS電晶體62以獲得溫度補償，將與電路 之雙部分引起之溫度之線性關係，及電路之MOS部分引起 之指數關係。此為不當之補償，因為當溫度增加時電流降 低，因為方程式之第二項與第一項相關之電流增加將太 大。增加電阻器64至η溝道電晶體62，當溫度增加時，通過 η溝道電晶體62之電流降低，通過η溝道電晶體62之電流之 過度降低得以由Vgs之增加獲得補償，因為電阻器64之存 在。以此方式，總電流與供應電壓無關，一良好之與溫度 補償於是獲得。

如上所述，供應至MOS電晶體62之信號VREF可以一固定 值獲得如圖3所說明，或亦可以電路性能函數獲得。參考圖 4，一略圖說明本發明電流參考電路。精於此技藝者可瞭解 圖4之電路與圖3之電路相似，並使用相同參考號碼代表同 一元件。圖4之說明參考電流電路中，電阻器58，60之共同 連接之MULTIPLE節點之信號可用以驅動η溝道MOS電晶體 62之閘極，而非固定值VREf以獲得與電路之雙極性能有良 好之匹配。MULTIPLE節點之信號事實上為雙極特性之函數 (圖4)’及在電路中提供一回輸迴路。 電路工作簡述如下：當溫度上升時，雙極電流上升，但在 MULTILPE節點（PNP雙極電晶體52集極之節點’’SINGLE”) 之電壓值降低（VBE對溫度之係數為-1.56 mv/C)，俾通過η 溝道MOS電晶體62之電流，因其與溫度之關而係降低，亦 因為η溝道MOS電晶體62之VGS已降低，，此係因為節點 87817 -10- 200417133 ΜϋυΓΙΡΙΕ之電壓降低之故。因此，η溝道M〇S電晶體02可 補償雙極電晶體之電流下降，及如上述，過度之VGS降低可 被電阻器64之電阻限制。 以此方式，總電流之二成分，一隨上升之溫度增加，另 一隨溫度上升而降低。 圖3及4中電路已顯示，在以回輸及無回輸之下，已獲得 一良好之溫度補償。 〇 以此結構，有數種方式可獲得此種補償，及解決方案在 結果及設計方法上不同。特別是其可在數案例下利用η溝道 MOS電晶體62。曾提及η溝道MOS電晶體62之電流關係為指 數關係，故電阻器64之電阻被引入以便在溫度增加時，補 償過度之電流降低。此時可決定以來自BAND GAP參考之 固定電壓（圖3)以驅動η糕道MOS電晶體之閘極，以達成最 佳解決方案，或利用信號MULTIPLE驅動η溝道MOS電晶體 62之閘極如圖4所示，以接受某一誤差。

本發明之實施例及申請已如上述，精於此技藝人士可瞭 解可作許多修改而不致有悖本發明之新穎觀念。本發明因 此，除申請專利範圍之精神外不受限制。 【圖式簡單說明】 圖1為習知技藝電流參考電路略圖。 圖2為另一習知技藝電流參考電路略圖。 圖3為本發明第一說明性電流參考電路略圖。 圖4為本發明第二說明性電流參考電路略圖。 87817 -11 - 200417133 【圖式代表符號說明】 10 MOS電晶體 12 MOS電晶體 14 MOS電晶體 16 MOS電晶體 20 MOS電晶體 22 MOS電晶體 24 作業放大器 26 雙極電晶體 28 雙極電晶體 30 電阻器 40 MOS電晶體 42 MOS電晶體 44 MOS電晶體 46 MOS電晶體 48 偏壓電晶體 50 MOS電晶體 52 雙極電晶體 54 電阻器 56 雙極電晶體 58 電阻器 60 電阻器 62 MOS電晶體 64 驅動電晶體 ·)

87817 - 12 -

Claims (1)

1. 200417133 拾、申請專利範圍： 1. 一種電流參考電路，包含： 一 CMOS差動放大器，具有含第一 η溝道MOS電晶體之 一汲極之第一輸出節點，及包含第二η溝道M0S電晶體之 一汲極之第二輸出節點； 一第一Ρ溝道M0S電晶體，具有耦合至一供應電位之一 源極，耦合至該第二輸出節點之一閘極，及一汲極； 一第一 ΡΝΡ雙極電晶體，具有經一電阻器耦合至該第一 ρ溝道M0S電晶體之汲極及至該第二η溝道M0S電晶體之 ·) 閘極之一射極，均耦合至地之集極及基極； 一第二ΡΝΡ雙極電晶體，具有經與第三電阻器串聯之第 二電阻器耦合至第一ρ溝道M0S電晶體之汲極之一射 極，耦合至地之一集極及基極，該第一 η溝道M0S電晶體 之閘極耦合至該源極與第三電阻器間之一共同節點； 一第三η溝道M0S電晶體，具有耦合至該第一 ρ溝道 M0S電晶體汲極之一汲極，及耦合至一參考電壓之一閘

   2. 如申請專利範圍第1項之電流參考電路，其中·· 該第一及第二電阻器各具有12 ΚΩ之電阻； 該第三電阻器具有16 ΚΩ之電阻；及 該第四電阻器具有100 ΚΩ之電阻。 3. 如申請專利範圍第1項之電流參考電路，其中該第三η溝 ^道M0S電晶體之尺寸可在其子門限範圍操作。 4. 如申請專利範圍第1項之電流參考電路，其中該第四電阻 87817 200417133 器係一 η摻雜多矽電阻器。 5 ·如申請專利範圍第1項之電流參考電路，其中該CMOS差 動放大器包含： 一第一P溝道MOS電晶體，具有耦合至供應電壓之一源 極，及耦合至第一η溝道M0S電晶體之汲極之一汲極與閘 極； 一第二η溝道M0S負荷電晶體，具有耦合至該供應電壓 之一源極，耦合至該ρ溝道M0S負荷電晶體之閘極之一閘 極，及耦合至該ρ溝道M0S電晶體之汲極之一汲極；及 Φ) 一 η溝道偏壓電晶體，具有耦合至地之一源極，摘合至 第一 η溝道之源極之一汲極及至第二η溝道M0S電晶體之 一源極及耦合至一偏壓電位之一閘極。 6. 一種電流參考電路，包含：

   一 CMOS差動放大器，具有包含第一 η溝道M0S電晶體 之汲極之第一輸出節點，及含有第二η溝道M0S電晶體之 汲極之第二輸出節點； 一第一ρ溝道M0S電晶體，具有耦合至一供應電壓之一 源極，粗合至第一輸出節點之一閘極，及一沒極； 一第一 ΡΝΡ雙極電晶體，具有經第一電阻器耦合至第一 ρ溝道M0S電晶體之汲極及至第二η溝道M0S電晶體之閘 極之一射極，及皆耦合至地之一集極及基極； 一第二ΡΝΡ雙極電晶體，具有經與第三電阻器率聯之第 二電阻器耦合至第一 ρ溝道M0S電晶體之汲極之一射 極，及耦合至地之集極與基極，第一η溝道M0S電晶體之 87817.doc -2 - 200417133 閘極耦合至第二及第三電阻器間之共同節點；及 一第三η溝道MOS電晶體，具有耦合至第一 p溝道M〇S 電晶體之汲極之一汲極，經第四電阻器耦合至第一 η溝道 MOS電晶體之閘極之一源極。 7. 如申請專利範圍第6項之電流參考電路，其中： 該第一及第二電阻器各有一 12 ΚΩ之電阻； 該第三電阻器有一 16 ΚΩ之電阻；及 ， 該第四電阻器有一 100 ΚΩ之電阻。 8. 如申請專利範圍第6項之電流參考電路，其中該第三η溝 # 道MOS電晶體之尺寸可操作於其子門限範圍。 9. 如申請專利範圍第6項之電流參考電路，其中該第四電阻 器係一η摻雜多矽電阻器。 10. 如申請專利範圍第6項之電流參考電路，其中該CMOS差 動放大器包含：

   一第一P溝道M0S電晶體，具有耦合至該供應電壓之一 源極，及_合至第一 η溝道MO S電晶體之一汲極之一汲極 及閘極； 一第二ρ溝道M0S電晶體，具有耦合至該供應電壓之一 源極，耦合至該第一ρ溝道M0S負荷電晶體之閘極之一閘 極，及耦合至第二ρ溝道M0S電晶體之汲極之一汲極；及 一 η溝道偏壓電晶體，具有耦合至地之一源極，耦合至 第一 η溝道M0S電晶體之源極，及至一第二η溝道M0S電 晶體之源極之一汲極’及隸合至一偏壓·電壓之一閘極。 87817