CN105843322B - 电压参考电路及其工作方法 - Google Patents

电压参考电路及其工作方法 Download PDF

Info

Publication number
CN105843322B
CN105843322B CN201610038740.3A CN201610038740A CN105843322B CN 105843322 B CN105843322 B CN 105843322B CN 201610038740 A CN201610038740 A CN 201610038740A CN 105843322 B CN105843322 B CN 105843322B
Authority
CN
China
Prior art keywords
channel mosfet
drain
nmos transistor
mosfet
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610038740.3A
Other languages
English (en)
Other versions
CN105843322A (zh
Inventor
进谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Publication of CN105843322A publication Critical patent/CN105843322A/zh
Application granted granted Critical
Publication of CN105843322B publication Critical patent/CN105843322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种电压参考电路及其工作方法，电压参考电路利用一对MOSFET之间的临界电压差，电压参考电路位于一电源及一接地点之间，用以产生一参考电压。电压参考电路包含一第一电流镜、一第二电流镜、一电流源、一放大器和一回授电路，该第一电流镜包括一第一NMOS晶体管及一第二NMOS晶体管，其中第一NMOS晶体管的临界电压不等于第二NMOS晶体管的临界电压，该第二电流镜具有一第一PMOS晶体管、一第二PMOS晶体管及一第三PMOS晶体管，该第一PMOS晶体管、该第二PMOS晶体管及该第三PMOS晶体管均与电源耦接，该放大器包括一第一输入端及一第二输入端，该第一输入端和该第二输入端分别电性连接至第一NMOS晶体管的汲极及第二NMOS晶体管的汲极，该回授电路与放大器的输出端连接。

Description

电压参考电路及其工作方法
技术领域
本发明涉及一种电压参考电路，尤其涉及一种高精确度的电压参考电路。
背景技术
电压参考电路是一种结合半导体器件、集成电路(IC)及其他应用类型电路元件的电路，电压参考电路可以分为不同的类别，包括(a)能隙参考电路、(b)基于MOSFET晶体管临界电压差的电路、(c)MOSFET临界电压及迁移率补偿电路、(d)电流模式电路及(e)MOSFETbeta乘法器网络。
图1为一种现有技术中的电路100，其具有接地点(如VSS)101及负电源供应器VCC102。n型通道MOSFET器件T1 110、T2 120作为参考MOS晶体管，晶体管T3 130具有一n型掺杂的MOSFET闸极结构，N型信道MOSFET T2 120也具有很长的一条MOSFET通道。MOSFET T3 130的电流是“镜射”通过两个MOSFET器件T4 140、MOSFET器件T5 150所构成的电流镜，电流镜包括p型通道的MOSFET器件T4 140和MOSFET器件T5 150，以自行调整至对应交叉点的MOSFET器件T1 110及MOSFET器件T3 130的特性值，MOSFET器件T7 170、MOSFET器件T8 180、MOSFET器件T9 190建立一第二电流镜网络，用于启动电路，当电源供应被接通，n型通道MOSFET器件T6 160的传导电流由电容器C 103的正极闸极电压提供，多晶硅二极管D 104放电通过电容器C 103并切断n型通道MOSFET器件T6 160，此电路正常工作时，电源供应电压会超过VCC>1.5V。现有技术需要六个MOSFET T1 110、MOSFET T2 120、MOSFET T5 150、MOSFET T7 170、MOSFET T8 180、MOSFET T9 190，为了得到高精确度的输出电压，这些器件必须精确的匹配，为了实现高精确度的匹配特性，晶体管一定要很大，以降低半导体制造的变化(如黄光微影及蚀刻的变化，整个芯片线宽变化(across chip linewidth variation，ACLV)及材质的变化)。此外，由于每一汲极电压的压差而导致的参考电压差，晶体管T1110、T2 120具有临界电压变化及不匹配，在这些实际情况中，影响实现具有高精确度的电压参考电路的因素是晶体管的数量、晶体管的实际尺寸、芯片面积及成本。
美国专利7,564,225以Moraveji等人描述一电压参考电路，利用p+闸极及n+闸极之间的功率差产生一预先确定的参考电压，此外，预先确定的参考电压可使用具有不同功率的闸极材料进行预备调整。
美国专利7,727,833以Dix描述了具有相同参考电压的多个PMOS晶体管组成的运算放大器，每一PMOS晶体管具有不同的闸极参杂浓度，两个临界电压之间的差值与建立的参考电压相等，两个PMOS晶体管被配置为一差动对。
美国专利8,264,214以Ratnakumar等人展示出一具有一对半导体器件的低电压参考电路，每一个半导体器件可以具有n型半导体区域。
在先前发表的一篇文章“MOS Voltage Reference Base on Polysilicon GateWork Function Difference,”，IEEE期刊中的固态电路，卷SC-15、第三期、1980年6月，该文章讨论了电压参考电路中的MOSFET的闸极功率函数的差异。
在先前发表一篇文章“CMOS Voltage Reference Based on Gate Work FunctionDifferences in Poly-Si Controlled by Conductivity Type and ImpurityConcentration,”，IEEE期刊中的固态电路，卷38编号6、2003年6月，该文章分析了电压参考电路的电导率及杂质浓度的差别。
在上述现有技术的实施例中，为了改善低电压参考电路，采用了各种替代性解决方案。
本发明针对上述问题提供一种解决方案，以解决现有电压参考电路的缺点。
发明内容
本发明的主要目的在于提供一种电压参考电路，其能够降低现有电压参考电路的成本。
本发明的主要目的在于提供一种电压参考电路，其能够降低现有电压参考电路的尺寸。
本发明的主要目的在于提供一种电压参考电路，其能够提高现有电压参考电路的精确度。
本发明的主要目的在于提供一种电压参考电路，其在电源供应电压中的依赖性较小。
本发明的另一目的在于提供一种电压参考电路，其能够提高电路的精确度以维持汲极电压的匹配。
本发明的另一目的在于提供一种电压参考电路，其能够提高精确度，即使源极电压节点及源极电压不匹配仍以能够维持汲极电压的匹配。
本发明的另一目的在于提供一种电压参考电路，其具有较少的晶体管。
本发明的另一目的在于提供一种电压参考电路，其具有较少的晶体管并能够改善匹配。
本发明的另一目的在于提供一种电压参考电路，其具有较少的晶体管及仍然能够维持高精确度。
为了达到上述目的，本发明提供了一种电压参考电路，该电压参考电路位于一电源与一接地点之间，用于产生一参考电压，其包含：
一第一电流镜，其包括一第一NMOS晶体管及一第二NMOS晶体管，其中该第一NMOS晶体管的临界电压不等于该第二NMOS晶体管的临界电压；
一第二电流镜，其包括一第一PMOS晶体管、一第二PMOS晶体管及一第三PMOS晶体管，该第一PMOS晶体管、该第二PMOS晶体管及该第三PMOS晶体管均与该电源耦接，其中该第一PMOS晶体管耦接至该第二PMOS晶体管的闸极及该第三PMOS晶体管，该第二PMOS晶体管的汲极与该第三PMOS晶体管的汲极耦接至该第一NMOS晶体管的汲极及该第二NMOS晶体管的汲极；
一电流源，其用于提供电流至该第二电流镜；
一放大器，其包括一第一输入端及一第二输入端，该第一输入端和该第二输入端分别电性连接至该第一NMOS晶体管的汲极和该第二NMOS晶体管的汲极；及
一回授电路，其与该放大器的输出端连接。
为了达到上述目的，本发明还提供了一种电压参考电路的工作方法，其包含下列步骤：
提供一电压参考电路，该电压参考电路包含一具有一临界电压差的第一MOSFET电流镜、一第二MOSFET电流镜、一放大器及一回授电路；
根据具有一临界电压差的该第一MOSFET电流镜建立一汲极电压差；
输送具有临界电压差的该第一MOSFET电流镜的MOSFET汲极电压至该放大器的输入端；
该放大器产生一输出信号；及
输送该放大器的该输出信号至一回授电路。
附图说明
图1为现有技术中的电压参考电路范例；
图2为根据本发明一实施例的电压参考电路的电路示意图；
图3为根据本发明一实施例的电压参考电路的电路示意图；
图4为根据本发明一实施例的电压参考电路的电路示意图；
图5为根据本发明一实施例的电压参考电路的电路示意图；
图6为根据本发明一实施例的电压参考电路的电路示意图；
图7为根据本发明一实施例的电压参考电路的电路示意图；
图8为根据本发明一实施例的电压参考电路的电路示意图；及
图9为根据本发明一实施例所提供的电压参考电路的方法。
附图标记说明：100-现有技术电路；101-接地；102-VCC；103-电容器C；104-漏多晶硅二极管D；110-MOSFET器件T1；120-MOSFET器件T2；130-晶体管T3；140-MOSFET器件T4；150-MOSFET器件T5；160-n型通道MOSFET器件T6；170-MOSFET器件T7；180-MOSFET器件T8；190-MOSFET器件T9；200-电压参考电路；201-电源；210-n型通道MOS N1；220-n型通道MOSN2；225-n型通道MOS N3；230-放大器A1；237-输出节点O；240-p型通道MOS P1；245-p型通道MOS P2；250-p型通道MOS P3；300-电压参考电路；301-VDD；302-接地点；303-电流源；310-晶体管N1；320-晶体管N2；325-n型通道MOS N3；327-输入端；329-输入端；330-放大器A1；335-回授信号；337-输出端O；340-p型通道MOSFET P1；345-p型通道MOSFET P2；350-p型通道MOSFET P3；355-电阻R；400-电压参考电路；401-VDD；402-接地VSS；403-电流源；410-晶体管N1；420-晶体管N2；425-n型通道MOSFET N3；427-输入端；429-输入端；430-放大器A1；435-回授信号；437-输出端O；440-p型通道MOSFET P1；445-p型通道MOSFET P2；450-p型通道MOSFET P3；455-n型通道MOSFET N4；500-电压参考电路；501-VDD；502-接地VSS；503-电流源；510-晶体管N1；520-晶体管N2；525-p型通道MOSFET P4；527-输入端；529-输入端；530-放大器A1；535-回授信号；537-输出端O；540-p型通道MOSFET P1；545-p型通道MOSFETP2；550-p型通道MOSFET P3；600-电压参考电路；601-VDD；602-接地VSS；603-电流源；610-晶体管N4；615-n型通道MOS N5；620-晶体管N1；625-晶体管N2；627-输入端；629-输入端；630-放大器A1；633-n型通道MOSFET N3；635-回授信号；637-输出端O；640-p型通道MOSFETP1；645-p型通道MOSFET P4；647-p型通道MOSFET P2；650-p型通道MOSFET P3；700-电压参考电路；701-VDD；702-接地VSS；703-电流源；710-晶体管N4；715-晶体管；720-晶体管N1；725-晶体管N2；727-输入端；729-输入端；730-放大器A1；735-输出信号O；737-回授信号；740-p型通道MOSFET P1；745-p型通道MOSFET P4；747-p型通道MOSFET P2；750-p型通道MOSFET P3；800-电压参考电路；801-VDD；802-接地VSS；803-电流源；820-晶体管N1；825-晶体管N2；827-输入端；829-输入端；830-放大器A1；835-放大器A1的输出电流范围；837-回授信号；840-p型通道MOSFET P1；845-p型通道MOSFET P2；850-p型通道MOSFET P3；900-电压参考电路；910-第一步骤；920-第二步骤；930-第三步骤；940-第四步骤；950-最后一步骤；IS-电流。
具体实施方式
图2是本发明一实施例的一电压参考电路200的电路示意图，n型通道金属氧化物半导体(Metal Oxide Semiconductor，MOS)N1 120的临界电压比n型信道MOS N2 220的临界电压高，临界电压的差异出现在输出节点O 237，如果p型通道MOS P2 245及p型通道MOSP3 250在电学特性上具有良好的匹配，则流经p型通道MOS P2 245及p型通道MOS P3 250的电流不一定相等，但比值应该是恒定的。所以p型通道MOS P2 245及p型通道MOS P3 250需要大的闸极区域，以减少随机变化的p型通道MOS P2 245及p型通道MOS P3 250所变差的电流匹配，n型通道MOS N1 210及n型通道MOS N2 220也需要大的闸极区域，以使临界电压介于两个晶体管n型通道MOS N1 210及n型通道MOS N2 220中的差异是稳定的。
如上所述，在电路中，高精确度的匹配仅需要在两组配对中，p型通道MOS配对P2-P3(P2 245及P3 250)及n型通道MOS配对N1-N2(N1 210及N2 220)；这表示在电路中只需要四个大晶体管。
放大器A1 230是唯一需要电压增益及其较大的输入偏移可被容许，所以此放大器的尺寸可以相当小。在p型通道MOS P1 240及n型通道MOS N3 225中没有匹配的属性，因为它们分别是一偏压源及自动控制电阻。
电源VDD 201具有独立的输出电压O(例如电源独立性)是本发明的另一个优点。在电路中，p型信道MOS P2 245的汲极电压及p型通道MOS P3 250的汲极电压，于负回授电路中，通常被控制在幅值相等的结果，这是包含在电压放大增益A1 230及n型通道MOS N3 225中，因此这两个p型通道MOS晶体管，P2 245及P3 250之间的电流比独立于电源电压VDD，以至于输出电压对电源电压VDD不敏感。
图3是另一实施例的一电压参考电路300的电路示意图，在某些情形中，在A1 330-N3 325–N2 320的回路增益可能太大，以获得足够相位边限。可通过设置一电阻在n型通道MOS N3 325的源极及接地302点之间，以降低回路增益。此实施例300包含一VDD 301及接地点302，一电流镜包括晶体管N1 310及晶体管N2 320，放大器A1 330的差分输入是通过输入端327及输入端329电性连接至N1 310的汲极及N2 320实现，第二电流镜包括p型通道MOSFET P1 340、P2 345、P3 350，电流源303提供一电流IS，电流源303被电性连接至p型通道MOSFET的电流镜，放大器A1 330提供一回授信号335至n型信道MOSFET N3 325，n型通道MOSFET N3 325的汲极耦接至输出端O 337及源极被电性连接至电阻R 355。
图4是另一实施例的一电压参考电路400的电路示意图，这是另一种减少回路增益的方法，此实施例中的电压参考电路400包含一VDD 401及接地VSS 402，一电流镜包括晶体管N1 410及晶体管N2 420，放大器A1 430的差分输入是通过输入端427及输入端429电性连接至N1 410的汲极及晶体管N2 420实现，晶体管N2 420的汲极耦接至n型通道MOSFET N4455的闸极，一第二电流镜包括p型通道MOSFET P1 440、P2 445、P3 450，电流源403提供一电流IS，电流源403电性连接至p型通道MOSFET电流镜，放大器A1 430提供一回授信号435至n型信道MOSFET N3 425，n型通道MOSFET N3 425的汲极耦接至输出端O 437。在此电路中，n型信道MOSFET器件N4 455替代图3中的电阻R 355，图3中的电阻R 355可能因为电阻数值的大小而需要更大面积，在这种情况下，可以使用一n型通道金氧半场效晶体管(NMOSFET)N4455，其物理区域比电阻要小。
图5是另一实施例的一电压参考电路500的电路示意图，此电路实施例是减少回路增益的另一种方法，该实施例的电压参考电路500包含一VDD 501及接地VSS 502，一电流镜包括晶体管N1 510及晶体管N2 520，放大器A1 530的差分输入是通过输入端527及输入端529电性连接至N1 510的汲极及N2 520实现，一第二电流镜包括p型通道MOSFET P1 540、P2545、P3 550，电流源503提供一电流IS，电流源503电性连接至p型通道MOSFET电流镜，放大器A1 530提供一回授信号535至p型信道MOSFET P4 525，如果p型通道MOS P4 525的临界电压过低将不影响输出端O 537的电压，根据这一结果，该电路具有良好的输出精确度及良好的稳定性(例如具有最低的回路增益)。
图6是本发明一实施例的一电压参考电路600的电路示意图，此实施例的电压参考电路600包含一VDD 601及接地VSS 602，一电流镜包括晶体管N1 620及晶体管N2 625，放大器A1 630的差分输入是通过输入端627及输入端629电性连接至N1 620的汲极及晶体管N2625实现，一第二n型通道电流镜包括晶体管N4 610及晶体管615，一第三电流镜包括p型通道MOSFET P1 640、P4 645、P2 647、P3 650，电流源603提供一电流IS，电流源603电性连至p型通道MOSFET的电流镜，放大器A1 630提供一回授信号635且电性连接至n型通道MOSFETN3 633的闸极，N3 633的汲极及N5 615的汲极皆电性连接至输出端O 637，在该电路中，n型信道MOS N4 610、n型通道MOS N5 615及p型通道P4 645可以增加到第一实施例，这些晶体管不需要对其他MOSFET具有高匹配属性，并且其物理尺寸可以更小，n型通道N5 615流入电流等于或小于p型通道MOS(PMOS)P3 630的源极电流，电压增益A1 630控制n型通道N3 630的电流，以使第三及第五晶体管的n型通道电流(In3+In5)与第三PMOS的p型通道电流Ip3的电流相等，第三NMOS的n型通道电流In3、第五NMOS的n型通道电流In5及p型通道晶体管电流Ip3分别是晶体管N3 633、N5 615、P3 650的汲极电流。在本实施例中，n型通道MOSFET N3的电流控制范围可以更小，因此回路增益会小于第一实施例，在本实施例中稳定性的保持更容易。
图7是本发明一实施例的一电压参考电路700的电路示意图。实施例电压参考电路700包括一VDD 701及接地VSS 702，一电流镜包括晶体管N1 720及晶体管N2 725，放大器A1730的差分输入是通过输入端727及输入端729电性连接至N1 720的汲极及N2 725实现，一第二n型通道电流镜包括晶体管N4 710及晶体管715，一第三电流镜包括p型通道MOSFET P1740、P4 745、P2 747、P3 750，电流源703提供一电流IS，电流源703电性连接至p型通道MOSFET的电流镜。放大器A1 730提供一输出信号O 735及回授信号737。此实施例的电压参考电路700中，n型信道MOSFET N4 710、N5 715及p型通道MOSFET P4 745不需要高匹配属性，及依据这结果，可以使其尺寸更小(例如，请注意这一点与前面实施例实际相同)。n型通道MOS(NMOS)N5 715的电流应该小于p型通道MOS(PMOS)P3 750的电流，n型通道MOS(NMOS)N5 715的电流小于不具有负载电流的N5 715的电流与放大器A1 730的流入电流总和并等于750的电流。在该电路中，输出电压O 735就是放大器A1 730的输出，根据这一结果，输出阻抗可以非常低，该电路可以驱动一个比本发明其他实施例功率更大的负载。
图8是本发明一实施例的一电压参考电路800的电路示意图，该实施例的电压参考电路800包含一VDD 801及接地VSS 802，一电流镜包括晶体管N1 820及晶体管N2 825，放大器A1 830的差分输入是通过输入端827及输入端829电性连接至N1 820的汲极及N2 825实现，一第二电流镜包括p型通道MOSFET P1 840、P2 845、P3 850，电流源803提供一电流IS，电流源803电性连接至p型通道MOSFET的电流镜，放大器A1 830提供一输出信号O 835及回授信号837。该实施例的电压参考电路800中，不需要图7中的N4、N5及P4。放大器A1的输出电流范围835需要比前一实施例(第七图)更宽，但放大器A1的低输出阻抗也如先前实施例(图7)所预期般。这电路的特点是，即使该实施例中的输出端是放大器A1 830本身的输出端，放大器的偏压也不会影响O 835的电压。上述是实际的第一级感测，但如果通道电导在720、725、747及750中至少一个是明显较大的，那么会有第二级影响在O835，因为一放大器A1830的偏移将导致汲极源极电压差。
图9是本发明一实施例提供的电压参考电路的方法。一电压参考电路的方法900包含下列步骤，第一步骤910(a)：提供一电压参考电路，该电压参考电路包含一具有一临界电压差的第一MOSFET电流镜、一第二MOSFET电流镜、一放大器及一回授电路，第二步骤920(b)：根据具有一临界电压差的第一MOSFET电流镜建立一汲极电压差，第三步骤930(c)：输送具有临界电压差的第一MOSFET电流镜的MOSFET汲极电压至放大器的输入端，第四步骤940(d)：从该放大器产生一放大器输出信号，最后一步骤950(e)：输送该放大器的输出信号至一回授电路。
在本发明所公开的实施例中，其可将n型信道替换为p型通道的MOSFET，以及将p型通道取代为n型通道的MOSFET，并连接于电源及接地点之间以进行修改，此为本技术领域的惯用技术手段。本领域技术人员也可以使用其它类型的场校晶体管结构，例如横向扩散MOS(LDMOS)进行替换。这也可被理解成使用FINFET器件代替平面的MOSFET所构成的实施例。
其它的优点将被本技术领域的一般技艺人士辨别。上述揭露的详细描述及其中描述的例子，已经为了说明及描述本发明的目的。而发明原理已经结合上面所描述的特定器件，但应该清楚地理解，该描述仅以举例的方式及并非限制本发明的范围。

Claims (26)

1.一种电压参考电路，该电压参考电路位于一电源与一接地点之间，用于产生一参考电压，其特征在于，包含：
一第一电流镜，其包括一第一NMOS晶体管及一第二NMOS晶体管，其中该第一NMOS晶体管的临界电压不等于该第二NMOS晶体管的临界电压；
一第二电流镜，其包括一第一PMOS晶体管、一第二PMOS晶体管及一第三PMOS晶体管，该第一PMOS晶体管、该第二PMOS晶体管及该第三PMOS晶体管均与该电源耦接，其中该第一PMOS晶体管的闸极耦接至该第二PMOS晶体管的闸极及该第三PMOS晶体管的闸极，该第二PMOS晶体管的汲极耦接至该第一NMOS晶体管的汲极，该第三PMOS晶体管的汲极耦接至该第二NMOS晶体管的汲极；
一电流源，其用于提供电流至该第二电流镜；
一放大器，其包括一第一输入端及一第二输入端，该第一输入端和该第二输入端分别电性连接至该第一NMOS晶体管的汲极和该第二NMOS晶体管的汲极；及
一回授电路，其与该放大器的输出端连接。
2.根据权利要求1所述的电路，其特征在于，该回授电路电性连接至一第三NMOS晶体管(225)。
3.根据权利要求2所述的电路，其特征在于，该回授电路电性连接至该第三NMOS晶体管(225)的闸极。
4.根据权利要求3所述的电路，其特征在于，该第三NMOS晶体管(225)的源极电性连接至一电阻(355)，以降低回路的增益及改进相位边限。
5.根据权利要求3所述的电路，其特征在于，该第三NMOS晶体管(425)的源极电性连接至一第四NMOS晶体管(455)的汲极，以降低回路的增益及改进相位边限。
6.根据权利要求5所述的电路，其特征在于，该第四NMOS晶体管(455)的闸极电性连接至该第二NMOS晶体管(420)的汲极。
7.根据权利要求1所述的电路，其特征在于，该回授电路电性连接至一第四PMOS晶体管(525)的闸极。
8.根据权利要求3所述的电路，其特征在于，还包括：
一第三电流镜，该第三电流镜包含一第四NMOS晶体管(610)和一第五NMOS晶体管(615)，该第四NMOS晶体管(610)的闸极与汲极耦接，该第五NMOS晶体管(615)的汲极耦接至该第三NMOS晶体管(633)的汲极；及
一第四PMOS晶体管(645)，其闸极耦接至该第二电流镜中该第一PMOS晶体管(640)的闸极，及该第四PMOS晶体管(645)的汲极耦接至该第四NMOS晶体管(610)的汲极与闸极。
9.根据权利要求1所述的电路，其特征在于，还包括：
一第三电流镜，该第三电流镜包含一第四NMOS晶体管(710)和一第五NMOS晶体管(715)，该第四NMOS晶体管(710)中的闸极与汲极耦接，该第五NMOS晶体管(715)的汲极耦接至该第二NMOS晶体管(725)的源极及该回授电路；及
一第四PMOS晶体管(745)，其闸极耦接至该第二电流镜中该第一PMOS晶体管(740)的闸极及该第四PMOS晶体管(745)的汲极耦接至该第四NMOS晶体管(710)的汲极与闸极。
10.根据权利要求1所述的电路，其特征在于，该回授电路耦接至该第二NMOS晶体管(725)的源极。
11.一种电压参考电路的工作方法，其特征在于，包含下列步骤：
提供一电压参考电路，该电压参考电路包含一具有一临界电压差的第一MOSFET电流镜(210,220)、一第二MOSFET电流镜(240,245)、一放大器(230)及一回授电路(235)；
根据具有一临界电压差的该第一MOSFET电流镜建立一汲极电压差；
输送具有临界电压差的该第一MOSFET电流镜的至少两个MOSFET(210,220)的汲极电压至该放大器(230)的输入端；
该放大器产生一输出信号；及
输送该放大器的该输出信号至该回授电路。
12.根据权利要求11所述的方法，其特征在于，具有该临界电压差的该第一MOSFET电流镜包含一第一n型通道MOSFET(210)及一第二n型通道MOSFET(220)，其中该第一n型通道MOSFET与该第二n型通道MOSFET具有不同的临界电压。
13.根据权利要求12所述的方法，其特征在于，还包括一第三n型通道MOSFET(225)，该第三n型通道MOSFET(225)的闸极耦接至该回授电路，该第三n型通道MOSFET(225)的汲极耦接至该第二n型通道MOSFET(220)的源极。
14.根据权利要求13所述的方法，其特征在于，还包含下列步骤：
输送该回授电路的信号至该第三n型通道MOSFET(225)的闸极；及
从该第三n型通道MOSFET(225)的汲极输出一输出信号。
15.根据权利要求14所述的方法，其特征在于，还包含一耦接至该第三n型通道MOSFET(325)的源极的电阻(355)，以降低回路增益及改进相位边限。
16.根据权利要求14所述的方法，其特征在于，还包含一第四n型通道MOSFET(455)，该第四n型通道MOSFET(455)的汲极耦接至该第三n型通道MOSFET(425)的源极，该第四n型通道MOSFET(455)的闸极耦接至该第二n型通道MOSFET(420)的汲极，以降低回路增益及改进相位边限。
17.根据权利要求12所述的方法，其特征在于，该第二MOSFET电流镜包含一第一p型通道MOSFET(340)、一第二p型通道MOSFET(345)及一第三p型通道MOSFET(350)。
18.根据权利要求17所述的方法，其特征在于，还包含一第四p型通道MOSFET(525)，该第四p型通道MOSFET(525)的闸极耦接至该回授电路，该第四p型通道MOSFET(525)的源极耦接至该第二n型通道MOSFET(520)的源极。
19.根据权利要求18所述的方法，其特征在于，还包含下列步骤：
输送该回授电路(535)的信号至该第四p型通道MOSFET的闸极；及
从该第四p型通道MOSFET(525)的源极输出一输出信号。
20.根据权利要求14所述的方法，其特征在于，该第二MOSFET电流镜(640,645,647,650)包含一第一p型通道MOSFET(640)、一第二p型通道MOSFET(645)、一第三p型通道MOSFET(647)及一第四p型通道MOSFET(650)。
21.根据权利要求20所述的方法，其特征在于，还包含一第三MOSFET电流镜(610,615)，其中该第三MOSFET电流镜与该第二MOSFET电流镜连接并耦接至该输出信号，以提供通过该第三n型通道MOSFET(633)的电流的受控范围以及改进稳定性，其中该第三MOSFET电流镜的一第四n型通道MOSFET(610)的汲极耦接至该第二MOSFET电流镜的该第二p型通道MOSFET(645)的汲极。
22.根据权利要求21所述的方法，其特征在于，还包含下列步骤：
耦接一输出回路(637)至该第三MOSFET电流镜的一第五n型通道MOSFET(615)的汲极；及
该放大器输出一输出信号。
23.根据权利要求12所述的方法，其特征在于，该回授电路耦接至该第一MOSFET电流镜的该第二n型通道MOSFET(825)的源极。
24.根据权利要求23所述的方法，其特征在于，还包含下列步骤：
输送回授信号至该第一MOSFET电流镜(820,825)；及
输出一输出信号至该放大器(830)。
25.根据权利要求1所述的电路，其特征在于，该第一NMOS晶体管(210)的临界电压比该第二NMOS晶体管(220)的临界电压高。
26.根据权利要求12所述的方法，其特征在于，该第一n型通道MOSFET(210)的临界电压比该第二n型通道MOSFET(220)的临界电压高。
CN201610038740.3A 2015-01-29 2016-01-20 电压参考电路及其工作方法 Active CN105843322B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/608,494 US9383764B1 (en) 2015-01-29 2015-01-29 Apparatus and method for a high precision voltage reference
US14/608,494 2015-01-29

Publications (2)

Publication Number Publication Date
CN105843322A CN105843322A (zh) 2016-08-10
CN105843322B true CN105843322B (zh) 2020-05-19

Family

ID=56234880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610038740.3A Active CN105843322B (zh) 2015-01-29 2016-01-20 电压参考电路及其工作方法

Country Status (3)

Country Link
US (1) US9383764B1 (zh)
CN (1) CN105843322B (zh)
DE (1) DE102015210217B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181854B1 (en) 2018-06-15 2019-01-15 Dialog Semiconductor (Uk) Limited Low power input buffer using flipped gate MOS
US10585447B1 (en) 2018-11-09 2020-03-10 Dialog Semiconductor (Uk) Limited Voltage generator
CN115617115B (zh) * 2022-10-31 2023-04-21 北京智芯微电子科技有限公司 基准电压产生电路、芯片及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994730A (en) * 1988-12-16 1991-02-19 Sgs-Thomson Microelectronics S.R.L. Current source circuit with complementary current mirrors
CN103427650A (zh) * 2013-07-16 2013-12-04 广州金升阳科技有限公司 输入电压采样的补偿电路
CN104062997A (zh) * 2013-03-20 2014-09-24 芯原微电子(上海)有限公司 输出电压大摆幅的高精度高速度电流驱动电路

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254880A (en) 1988-05-25 1993-10-19 Hitachi, Ltd. Large scale integrated circuit having low internal operating voltage
JPH05289760A (ja) * 1992-04-06 1993-11-05 Mitsubishi Electric Corp 基準電圧発生回路
JP3036290B2 (ja) * 1993-04-08 2000-04-24 日本電気株式会社 パワー・オン・リセット回路
US5363059A (en) * 1993-06-17 1994-11-08 Texas Instruments Incorporated Transconductance amplifier
US5451898A (en) * 1993-11-12 1995-09-19 Rambus, Inc. Bias circuit and differential amplifier having stabilized output swing
US5469111A (en) * 1994-08-24 1995-11-21 National Semiconductor Corporation Circuit for generating a process variation insensitive reference bias current
US5801564A (en) * 1996-06-28 1998-09-01 Symbios, Inc. Reduced skew differential receiver
JP3512676B2 (ja) * 1999-04-30 2004-03-31 Ｎｅｃエレクトロニクス株式会社 電圧制御発振器
US6411159B1 (en) * 2000-07-21 2002-06-25 Stmicroelectronics, Inc. Circuit for controlling current levels in differential logic circuitry
JP2002108468A (ja) * 2000-09-28 2002-04-10 Toshiba Corp 電流源回路
US6433528B1 (en) * 2000-12-20 2002-08-13 Texas Instruments Incorporated High impedance mirror scheme with enhanced compliance voltage
US6573779B2 (en) * 2001-05-25 2003-06-03 Rambus Inc. Duty cycle integrator with tracking common mode feedback control
US6815941B2 (en) * 2003-02-05 2004-11-09 United Memories, Inc. Bandgap reference circuit
US6812683B1 (en) * 2003-04-23 2004-11-02 National Semiconductor Corporation Regulation of the drain-source voltage of the current-source in a thermal voltage (VPTAT) generator
JP2005128939A (ja) * 2003-10-27 2005-05-19 Fujitsu Ltd 半導体集積回路
US7253597B2 (en) * 2004-03-04 2007-08-07 Analog Devices, Inc. Curvature corrected bandgap reference circuit and method
US7564225B2 (en) 2005-09-28 2009-07-21 Monolithic Power Systems, Inc. Low-power voltage reference
US7236048B1 (en) * 2005-11-22 2007-06-26 National Semiconductor Corporation Self-regulating process-error trimmable PTAT current source
US20090079403A1 (en) * 2007-09-26 2009-03-26 Jun Xu Apparatus to provide a current reference
US7843254B2 (en) * 2007-10-31 2010-11-30 Texas Instruments Incorporated Methods and apparatus to produce fully isolated NPN-based bandgap reference
US7598799B2 (en) * 2007-12-21 2009-10-06 Analog Devices, Inc. Bandgap voltage reference circuit
JP5123679B2 (ja) * 2008-01-28 2013-01-23 ルネサスエレクトロニクス株式会社 基準電圧生成回路及びその起動制御方法
US7880533B2 (en) * 2008-03-25 2011-02-01 Analog Devices, Inc. Bandgap voltage reference circuit
US7727833B2 (en) 2008-04-07 2010-06-01 Microchip Technology Incorporated Work function based voltage reference
KR100981732B1 (ko) * 2008-09-01 2010-09-13 한국전자통신연구원 밴드갭 기준전압 발생기
US7944271B2 (en) * 2009-02-10 2011-05-17 Standard Microsystems Corporation Temperature and supply independent CMOS current source
US8228053B2 (en) * 2009-07-08 2012-07-24 Dialog Semiconductor Gmbh Startup circuit for bandgap voltage reference generators
US8179115B2 (en) * 2009-07-15 2012-05-15 AiceStar Technology (Suzhou) Corporation Bandgap circuit having a zero temperature coefficient
JP4791581B2 (ja) * 2009-08-01 2011-10-12 株式会社半導体理工学研究センター サブスレッショルドディジタルｃｍｏｓ回路のための電源電圧制御回路及び制御方法
US8344720B2 (en) * 2009-09-24 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generators, integrated circuits, and methods for operating the reference voltage generators
US8878511B2 (en) * 2010-02-04 2014-11-04 Semiconductor Components Industries, Llc Current-mode programmable reference circuits and methods therefor
US8581569B2 (en) * 2011-02-24 2013-11-12 Touchstone Semiconductor, Inc. Supply independent current reference generator in CMOS technology
EP2498162B1 (en) * 2011-03-07 2014-04-30 Dialog Semiconductor GmbH Startup circuit for low voltage cascode beta multiplier current generator
US8264214B1 (en) 2011-03-18 2012-09-11 Altera Corporation Very low voltage reference circuit
US8717004B2 (en) * 2011-06-30 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit comprising transistors that have different threshold voltage values
US9092044B2 (en) * 2011-11-01 2015-07-28 Silicon Storage Technology, Inc. Low voltage, low power bandgap circuit
CN103472883B (zh) * 2012-06-06 2015-07-08 联咏科技股份有限公司 电压产生器及能带隙参考电路
US9122293B2 (en) * 2012-10-31 2015-09-01 Qualcomm Incorporated Method and apparatus for LDO and distributed LDO transient response accelerator
US8729951B1 (en) * 2012-11-27 2014-05-20 Freescale Semiconductor, Inc. Voltage ramp-up protection
US9128503B2 (en) * 2013-10-30 2015-09-08 Texas Instruments Incorporated Unified bandgap voltage curvature correction circuit
US9323275B2 (en) * 2013-12-11 2016-04-26 Analog Devices Global Proportional to absolute temperature circuit
CN104808729B (zh) * 2014-01-27 2017-10-13 澜起科技（上海）有限公司 一种稳压器及稳压的方法
EP2933910B1 (en) * 2014-04-16 2017-12-20 Dialog Semiconductor (UK) Limited A multiple output offset comparator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994730A (en) * 1988-12-16 1991-02-19 Sgs-Thomson Microelectronics S.R.L. Current source circuit with complementary current mirrors
CN104062997A (zh) * 2013-03-20 2014-09-24 芯原微电子(上海)有限公司 输出电压大摆幅的高精度高速度电流驱动电路
CN103427650A (zh) * 2013-07-16 2013-12-04 广州金升阳科技有限公司 输入电压采样的补偿电路

Also Published As

Publication number Publication date
CN105843322A (zh) 2016-08-10
DE102015210217B4 (de) 2018-02-08
DE102015210217A1 (de) 2016-08-04
US9383764B1 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
US7872519B2 (en) Voltage divider circuit
US9246479B2 (en) Low-offset bandgap circuit and offset-cancelling circuit therein
US10585447B1 (en) Voltage generator
JP2010176258A (ja) 電圧発生回路
CN105843322B (zh) 电压参考电路及其工作方法
EP2560067A2 (en) Method of forming a circuit having a voltage reference and structure therefor
KR102180505B1 (ko) 전압 검출 회로
US20180287576A1 (en) Transconductance amplifier
JP2008252029A (ja) 半導体装置
US7868686B2 (en) Band gap circuit
US6392465B1 (en) Sub-threshold CMOS integrator
US10211823B2 (en) Method and apparatus for protecting gate-source junction of low-voltage MOSFET in high-voltage circuit
KR100307835B1 (ko) 정전압회로
JP2005044051A (ja) 基準電圧発生回路
US20180120887A1 (en) High Precision Voltage Reference Circuit
JP2007206972A (ja) 基準電圧発生回路
CN108628379B (zh) 偏压电路
KR0158625B1 (ko) 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로
CN112181042A (zh) 一种适用于宽电压范围的负电压基准电路
US6472858B1 (en) Low voltage, fast settling precision current mirrors
US11223338B2 (en) Method of forming a semiconductor device and circuit
US6842050B2 (en) Current-mode circuit for implementing the minimum function
JP2001142552A (ja) 温度補償型定電流回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant