TW200409927A - Method for treating and testing semiconductor component - Google Patents

Method for treating and testing semiconductor component Download PDF

Info

Publication number
TW200409927A
TW200409927A TW91136226A TW91136226A TW200409927A TW 200409927 A TW200409927 A TW 200409927A TW 91136226 A TW91136226 A TW 91136226A TW 91136226 A TW91136226 A TW 91136226A TW 200409927 A TW200409927 A TW 200409927A
Authority
TW
Taiwan
Prior art keywords
semiconductor element
pad
bump
testing
wire
Prior art date
Application number
TW91136226A
Other languages
English (en)
Other versions
TW594024B (en
Inventor
Yueh-Lung Lin
qian-qi Lin
Chih-Huang Chang
yi-long Lin
Chun-Chi Lee
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW91136226A priority Critical patent/TW594024B/zh
Publication of TW200409927A publication Critical patent/TW200409927A/zh
Application granted granted Critical
Publication of TW594024B publication Critical patent/TW594024B/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

200409927 五、發明說明Ο) 【發明所屬之技術領域】 本發明係有關於一種半導體晶圓處理以及測試方法。 【先前技術】 半導體積體電路的製造需要多個製程,包含設計、製 造、封裝以及測試。測試可分成功能性(functionai )、 參數性(parametric )以及燒機(burn-in)的方法。在這 些方法中,該半導體元件可能以晶圓、晶片或封裝構造的 型態測試。雖然封裝係為一個相對而言較昂貴的步驟,但 疋半導體製造業者仍經吊在封裝之後(也就是擔保半導體 裝置具有合適性質和功能之前)才進行測試。隨著半導體 元件的結構日趨複雜化’迫使製造業者必須在封裝製程之 剷對晶圓型態或晶片型態的裝置進行測試,如此_來,便 能降低封裝到無法正常操作之元件的可能。此外,隨著多 晶片封裝構造的出現’由於每一半導體元件僅為多個言 在多晶片承載件上晶片的其中之一,卻可能因這其中 有損壞而使整個封裝構造無法正常操作而遭到淘次,大大 地浪費製造成本,因此晶片或晶圓尺寸的測試在此更為必 ^ ° ...... 一般而言,為了保護晶圓或是裸晶片内部的結構以及表 面的接墊,晶圓或是曰曰曰片的製造廠商會在晶圓或是晶片表 面形成一保護層(passivation layer),然後才運送給測 試廠商進行測試。這一層保護層具有絕緣性質且往往會覆 蓋住整個接墊的表面。另外,該接墊表面若沒有保護層覆 蓋’則容易形成一層不導電的氧化層。無論是保護層或是
200409927 五、發明說明(2) S f ί Π挪試過程中所使用的探測器難以與待測的晶 之疋:至土生電性連接。因此測試廠商測試該晶圓晶片 當此二Γ丨ί ί將其接塾表面的保護層或是氧化層刮除。通 參昭第la:::係利用探測器上的針狀連接接點進行之。 圖,該半導體元件100之接墊11()表面覆蓋 時W ^於 因此利用探測器1 3 0測試該半導體元件丨0 〇 透保^居1 於連接接點14〇上促使針狀的連接接點140穿 μ Γ m L ^ ’連接接點140才得以與接墊110發生電性連 體元件^。、方法亦使用於測試接墊表面具有氧化層的半導 就t ϊ ΐ晶!1或是晶片的設計越精密時,其上的接墊分佈 片,將i了測試具有緊密分佈之接墊的晶圓或是晶 連接1¾赭f細的針狀連接接點用於探測器上。但是針狀 接接II;浐Λ Γ則其機械強度越弱。若要藉由極細的針狀導〜 針狀:查::足夠的力穿透接墊上的保護層或是氧化層,為: 升連接接點非常容易損壞’造成探測器的耗損率大幅^ 【發明内容】 之tit目的係提供一種處自以及測試接塾具有絕緣層 表面;&故70件的方法,其藉由一打線製程破壞半導體元件 力ίί ί的絕緣層,使得接墊上的絕緣層不需要藉由施 幅4朱測态之連接接點來穿透,藉此使探測器的耗損率大 * I 竿* 〇 為了達成上述及其他之目的,本發明提供一種半導體元 200409927 五、發明說明(3) 件的處理以及測試方法。本方法的特徵在於藉由一打線製 程破壞半導體元件表面接墊上的絕緣層,並且形成一個直 接與接塾接觸並且電性連接的凸塊,藉此不需要藉由探測 器之連接接點來穿透接墊上的絕緣層。因此,接下來^測 試步驟’探測器僅需使其連接接點與凸塊接觸,便能對待 測半導體元件執行測試步驟,而不需施力於連接接點上使 其穿透半導體元件接墊上之絕緣層(例如保護層或是氧化 物層)’藉此保護連接接點使得探測器的耗損率大幅下 本發明利用打線製程可以破壞多種覆蓋在半導體接塾上 的絕緣層,例如保護層或是接墊本身的金屬氧化物層等。 除此之外,在打線製程中還會形成與接墊電性連接的凸 塊,使得探測器的連接接點輕易與接墊產生電性連接。 為了讓本發明之上述和其他目的、特徵、和優點能更明 顯,下文特舉本發明較佳實施例,並配合所附圖示,g 細說明如下。 ^ 【實施方式】 第2a-2c圖圖示根據本發明一實施例之處理並且測試一 J片200的主要步驟。本發明使用之半導體晶片2〇〇 (參見 第2a圖)’其表面具有多個接墊21〇以及一具有絕緣性質 的保護層22G覆蓋該晶片2〇G以及該接墊21()的整個表面。 破ί ϊ ί匕以及仏圖,本發明之特徵在於利用-打線製程 ,9^π ^ 〇上方的保護層220並且形成一凸塊230與該接 10直接電性連接。打線製程即為—種利用打線機將金 200409927 五、發明說明(4) 線(或銘線)連接至晶片接墊以及基板之導電線路 (conductive trace)(或導線架之導線)的方法。參照第 2 a圖’金線2 4 0係被垂直餵入打線機的毛細鋼嘴 (Capillary) 250。以一電子點火器(electr〇nic
flame-off (EF0))(未示於圖中)加熱該金線24〇 (或是 鋁線)使其成為液態。熔融的金屬因表面張力而形成一球 260。然後使毛細鋼嘴25 0下降並且將該球26〇置於該晶片 2 0 0的接墊2 1 0上。此時進行熱超音波接合,利用熱以及超 音波將接墊210與球260之間的保護層22〇去除並且使接墊 與球260結合。當結合完成時,將毛細鋼嘴25〇升起並切斷 球260與毛細鋼嘴250中的金線(或是鋁線)之連接,藉此 在接墊210上形成一凸塊23〇。 然,’如第2b圖所示,α同樣的步驟,重複在晶片2〇〇 j的母一個接墊220上形成一個直接與該接墊2丨〇結合接 的凸塊230 〇 最後,參照第2C圖,要測試該晶片2〇〇 個 的探測器270直接置於該晶片200上。、由於該 堍230桩:t墊210有良好的電性連接,當連接接點280凸 遠接、隹a J 探測器270便能經由凸塊23〇與接墊21〇電性 :列号由本Ϊ 2測試步驟。在測試步驟執行完成之後,將探 用元件表面移去。以上的處理與測試方法亦適 用於日日圓4其他半導體元件。 凸2,π Ζ =乾钱刻或是濕姓刻的方式將半導體晶片上的 2a-2c圖中之凸塊23〇 )移除。或是可直接在
200409927 五、發明說明(5) 該凸塊上再執行一次打線製程,將該具凸塊之晶片電性連 接於一基板或是導線架上。 “ 第3 a - 3 d圖係圖示,根據本發明一實施例,將具凸塊之 晶片藉由第二次打線製程而電性連接至一基板或是導線架 的主要步驟。參照第3 a圖,類似第一次打線製程,金線 240係被垂直餵入打線機的毛細鋼嘴(capiUary)25〇。以 m 一電子點火器(未示於圖中)加熱該金線24〇 (或是鋁線 )使其成為液態。熔融的金屬因表面張力而形成一球 310。參照第3b圖,然後使毛細鋼嘴250下降並且使該球 31〇與該晶片30 0接墊210上的凸塊2 30接觸。此時進行熱超 音波接合,利用熱以及超音波使凸塊23〇與球3 1〇融合,並 形成凸塊320。參照第3c圖,當融合完成時,將毛細鋼嘴 250升起並且向另一目標330 (例如基板的導電接墊或是導 線架之導線内端)移動形成一與該凸塊32〇連接之金屬 線。參照第3 d圖,毛細鋼嘴2 5 0會於該另一目標3 3 〇下 成第一焊接點(we 1 d) 3 4 〇以形成一完整的接線連接於晶片 3 〇 〇與目標3 3 0之間。然後再升起毛細鋼嘴2 5 〇以切斷毛細 鋼嘴250中的金屬線與第二焊接點34〇的連接。 ,4a'4d圖係圖示,根據本發明另一實施例,將具凸塊 =y藉由第三次打、線製程❿電性連接m戈是導線 2:係/步驟。參照第43圖’類似第一次打線製程,金線 係被垂直餵入打線機的毛細鋼嘴(capilUry)25〇。以 、祐t T火^ (未不於圖中)加熱該金線240 (或是鋁線 吏八成為液態。熔融的金屬因表面張力而形成一球
第11頁 200409927 五、發明說明(6) 310。參照第4b圖,然後使毛細鋼嘴250下降並且利用熱以 及超音波使該球3 1 0與目標3 3 0 (例如基板的導電接塾或是 導線架之導線内端)接合並形成凸塊41 〇。參照第4 c圖, 當接合完成時,將毛細鋼嘴250升起並且向晶片3〇〇接塾 210上的凸塊230移動形成一與該凸塊41〇連接之金屬弧 線。參照第4d圖,毛細鋼嘴250會向晶片300接墊210上的 凸塊230下降形成第二焊接點(weid)340以形成一完整的接 線連接於晶片300與目標330之間。然後再升起毛細鋼嘴 25 0以切斷毛細鋼嘴25 0中的金屬線與第二焊接點34〇的連 接。根據本實施例之方法具有降低打線弧高之優點。 本發 壞待測 凸塊直 表面不 器只需 件。因 透接墊 點,降 雖然 定本發 範圍内 圍當視 明之特 的半導 接與接 導電的 以其連 此,不 上的絕 低探測 本發明 明,任 ,當可 後附之 徵在於在 體元件的 墊電係連 氧化物層 接接點與 需要對探 緣層,藉 器的耗損 已以前述 何熟習此 作各種之 申請專利 測試製 接墊上 接。這 。如此 凸塊接 測器施 此能保 率。 較佳實 技藝者 更動與 範圍所 程之前, 的絕緣層 個方法亦 一來,在 觸便能順 加額外的 護探測器 先以打線的方式破 ,並且形成一金屬 適合用於破壞接點 測試步驟中,探測 利測試該半導 力量使連接接點穿 以及其上的連接接 施例揭示 ,在不脫 修改。因 界定者為 ’然其並非用以限 離本發明之精,神和 此本發明之保護範 準。
圖式簡單說明 【圖式簡單說明】 第la-lb圖:以剖韻 體元件的主要步驟;°㈤不根據一習用技術測試一半導 處:ί且2 (測圖試圖圖示根據本發明一實施例之方法 第3心圖··以剖\體圖元圖件的,要步驟; 具凸塊半導體元件打線㈤β T根據本發明一實施例之將一 主要步驟;以及 、 接至一基板或是導線架的方法的 第4 a - 4 d圖:以剖視圖一 一具凸塊半導體元件^ \/不根據本發明另一實施例之將 的主要步驟。 τ線連接至一基板或是導線架的方法 【圖號說明】 10 〇 半導體元件 120 保護層 140 連接接點 210 接墊 230 凸塊 250 毛細鋼嘴 270 探測器 300 晶片, 320 凸塊 340 焊接點 110 接墊 130 探測器 20 0 半導體晶片 220 保護層 240 金線 26 0 球 280 連接接點 310 球 330 目標 410 凸塊
第13頁

Claims (1)

  1. 200409927 六、申請專利範圍 1、一種用以處理以及測試一半導體元件的方法’其中該 半導體元件包含複數個接墊設於其上以及一絕緣膚設於該 接塾的表面上,該方法包含下列步驟: 以打線的方式破壞在該接墊上之絕緣層使得一個第一金 屬凸塊形成於每一接墊上並且直接接觸該接墊; 將一具有複數個連接接點的探測器移至該半導體元件上 使得每一連接接點電性連接一接墊上之第一金屬凸塊;以 及 經由該探測器的連接接點測試該半導體元件。
    2、依申請專利範圍第1項之用以處理以及測試一半導體元 件的方法,另包含在對該半導體元件執行測試步驟之後, 將該探測器從該半導體元件移開,以及將該第一金屬凸塊 從該半導體元件移除。 L£;: 3、依申請專利範圍第2項之用以處理以及測試一半導$元 件的方法,其中凸塊移除步驟係由乾蝕刻達成。 α ^ ^ ^ ^ ^ ^ it .ο
    件的方法其中凸塊移除步驟係由濕蝕刻達成。 5、依申請專利範圍第1項之用 件的方法,另包含在對該半導 將該探測器從該半導體元件移 以處理以及測試一半導體元 體元件執行測試步驟之後, 開,以及執行一打線製程以
    第14頁 200409927 六、申請專利範圍 形成一第二金屬凸塊將該第一金屬凸塊包含於其中以及一 連接線連接於該第二金屬凸塊與一基板或是導線架之間。 6、 依申請專利範圍第1項之用以處理以及測試一半導體元 件的方法,其中該絕緣層係為該半導體元件表面之保護層 _ (passivation layer) 〇 7、 依申請專利範圍第1項之用以處理以及測試一半導體元 件的方法,其中該絕緣層係為該接塾表面之金屬氧化物。 8、 一種將一半導體元件電性連接至一基板或是導線架的 方法,其中該半導體元件包含複數個接墊設於其上以及一 第一金屬凸塊形成於每一接墊上並且直接接觸該接墊,該 方法包含執行一打線製程以形成一第二金屬凸塊將該第一 金屬凸塊包含於其中以及一連接線連接於該第二金屬凸塊
    第15頁
TW91136226A 2002-12-11 2002-12-11 Method for treating and testing semiconductor component TW594024B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW91136226A TW594024B (en) 2002-12-11 2002-12-11 Method for treating and testing semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW91136226A TW594024B (en) 2002-12-11 2002-12-11 Method for treating and testing semiconductor component

Publications (2)

Publication Number Publication Date
TW200409927A true TW200409927A (en) 2004-06-16
TW594024B TW594024B (en) 2004-06-21

Family

ID=34075663

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91136226A TW594024B (en) 2002-12-11 2002-12-11 Method for treating and testing semiconductor component

Country Status (1)

Country Link
TW (1) TW594024B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572874B (zh) * 2012-05-03 2017-03-01 特柏戴奈米克斯有限公司 在用於測試半導體元件之測試系統中置換接合單元的模組及具有此模組的測試系統

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572874B (zh) * 2012-05-03 2017-03-01 特柏戴奈米克斯有限公司 在用於測試半導體元件之測試系統中置換接合單元的模組及具有此模組的測試系統

Also Published As

Publication number Publication date
TW594024B (en) 2004-06-21

Similar Documents

Publication Publication Date Title
JP5609144B2 (ja) 半導体装置および貫通電極のテスト方法
US8198737B2 (en) Method of forming wire bonds in semiconductor devices
JPH04226046A (ja) 電子チップの非破壊電気検査方法
EP0577333A1 (en) Temporary connections for fast electrical access to electronic devices
TWI534921B (zh) 在精密半導體裝置中藉由機械性施加應力之晶粒觸點評定金屬堆疊整體性
TW200818390A (en) Pad structure and forming method of the same
US6395580B1 (en) Backside failure analysis for BGA package
JP4343177B2 (ja) 半導体装置
CN104051289A (zh) 引线接合装置和方法
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
TWI363392B (en) Method of bumping die pads for wafer testing
US20120178189A1 (en) Method for forming an over pad metalization (opm) on a bond pad
TW200409927A (en) Method for treating and testing semiconductor component
US6881593B2 (en) Semiconductor die adapter and method of using
CN104916609B (zh) 半导体装置及楔形接合装置
TW546804B (en) Electric testing method for bumps
Silomon et al. Micromechanical BEoL robustness evaluation methods enabling loading condition customization and acoustic emission damage monitoring
KR100744029B1 (ko) 페키지된 반도체 칩의 디캡 방법
JP2000012587A (ja) 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法
KR100822916B1 (ko) 반도체 장치 및 그 전기적 파라미터 테스트 방법
JP2591348B2 (ja) 半導体素子の検査治具及び検査方法
TWI260416B (en) Coplanar test board
TW546793B (en) Solder bump structure and laser repair process for memory device
Giagka et al. Evaluation and optimization of the mechanical strength of bonds between metal foil and aluminium pads on thin ASICs using gold ball studs as micro-rivets
TW546753B (en) Testing and packaging method for the bonding pad of semiconductor chip

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees