TW200407815A - Conductive bump structure - Google Patents

Conductive bump structure Download PDF

Info

Publication number
TW200407815A
TW200407815A TW091133314A TW91133314A TW200407815A TW 200407815 A TW200407815 A TW 200407815A TW 091133314 A TW091133314 A TW 091133314A TW 91133314 A TW91133314 A TW 91133314A TW 200407815 A TW200407815 A TW 200407815A
Authority
TW
Taiwan
Prior art keywords
layer
conductive bump
patent application
item
bump structure
Prior art date
Application number
TW091133314A
Other languages
English (en)
Other versions
TWI271680B (en
Inventor
Pao-Yun Tang
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to TW091133314A priority Critical patent/TWI271680B/zh
Publication of TW200407815A publication Critical patent/TW200407815A/zh
Application granted granted Critical
Publication of TWI271680B publication Critical patent/TWI271680B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125Reinforcing structures

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200407815 B7 五、發明説明( 曼域: f (請先閲讀背面之注意事項再場寫本頁) 本發明係與一種導電凸塊(bumP)之結構有關’ 特別是有關於一種具平衡功能之導電凸塊(bump)之結 構有關。 ▼訂· 在製造液晶顯示螢幕的製程應用領域之中,包 含了許多複雜的製造程序,一般而言,液晶顯示螢幕 是由接合許多的液晶顯示驅動晶片(LCD chip)、以及 週邊驅動與控制電路的晶片至一玻璃基板上而形成, 母一液晶顯示螢幕上皆有許多的液晶顯示驅動晶片, 而晶片上的接觸墊(contact ing pad)必須與玻璃基板 上的導線正確的加以對準並接合,並提供良好的導電 性,以使液晶顯示螢幕能由良好的訊號傳遞來顯示正 確無誤的影像。 ^ 經濟部智慧財產局員工消費合作社印製 為了達到上述的對準度及導電特性,目前已發 展出許多的接合方法,在眾多的接合方法之中,其^ 較常應用的兩種方法可為捲帶式晶粒自動接合a、ape automated bonding; TAB)法以及晶片-玻璃接厶 (^ϋ^οη—g!Ts; C0G)法。除了可應用於液晶顯示S 幕的製程之中,上述的方法亦可應用於其他多種 的晶片之中,以將晶片接合至電路板上或是盆他導電 200407815 A7
線路之上。在接合方法的應用中,由於導電膜的發 使得晶片接點的进度得以提昇,而減少高接點 相鄰接點間可能發生短路的問題。 ” X F 參見第一圖所示,即為一接合過程的截面立 圖,為便於介紹接合製程,圖中顯示的J C晶片i = 以上下相反之方向來放置,IC晶片10之上已形所 需的各種主動元件,以液晶顯示驅動晶片的丨C曰 10的應用而言,1C晶片10之上會形成金凸塊5, 金凸塊12並與基材10上的鋁接墊相連,1C晶片1〇 並接合於玻璃基板14上以形成液晶顯示幕,^晶片 10與玻璃基板14之間可以導電膜16提供電性的連 接。 一般而言,導電膜16係為一包含黏著性樹脂材 質及導電顆粒的膜層,在1C晶片1〇對準於玻璃基板 14相對應的位置之後,IC晶片1〇即在較高的溫度下 壓合於玻璃基板14上,並由於壓合而使每個金凸塊 與玻璃基板上相對應的導電點1 5間藉由導電顆粒1 8 形成通路,同時由於樹脂材質的高溫硬化而將IC晶 片10與玻璃基板14緊密結合。傳統使用金凸塊的方 法’在對於對準精度以及導電膜1 6的導電特性皆能 良好的控制之下,可提供相當有效而良好的電性接 合,金的良好導電特性並可提供IC晶片1〇與玻璃基 板14間低電阻值的電性連接。 其金凸塊結構如第二圖所示,在IC晶片1 〇之 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公笼) (請先閲讀背面之注意事項再填寫本頁) -訂· 經濟部智慧財產局員工消費合作社印製 200407815 A7
五、發明説明() 經濟部智慧財產局員工消費合作社印製 紹接墊22之周遭存有一層鈍態保護層24其上再形成 一金凸塊12,其結構可分為兩部分,分別為多層金 屬薄膜 26(稱為 Under Bump Metallurgy, UBM 或 Ball Limiting Metallurgy, BLM)以及金凸塊 28 本身。 由於同一顆IC晶片l〇所形成之金凸塊i2高度會有 誤差’為了克服此南度上的誤差,在進行如第一圖所 示之壓合製程時,由於金凸塊12具金屬高鋼性之特 徵,亦即其楊氏係數相當大(約11 〇 GPa ),需施加 相當大之力量,方能使所有之金凸塊1 2與玻璃基板 1 4上之相對應導電點1 5導通,然而,如此亦造成純 態保護層24之斷裂。 傳統上為了降低金凸塊之楊氏係數,曾提出複 合凸塊之結構,如第三圖所示,複合凸塊之結構係在 紹接墊22上先形成一高分子膜30,由於高分子膜3〇 不導電,因此其不能全部覆蓋鋁接墊22,接著在於 其上形成一金屬膜38,其係由黏附層32、障蔽層34 與導體層36所共同形成,其依序之材料可為鉻^、鋼 與金。由於在傳統之結構設計上,此金屬膜38相當 薄,因此於做探針點測測試時,易將此今麗瞪= 破,反而增加後續製程之難度,且其高 形成於紹接墊22之中心,而金屬膜38包覆於苴外, 因此其與鋁接墊22間之傳導面積下降,且在^合製 程時’於轉折處42與44’由於金屬膜38相當薄亦 容易斷裂,進而影響接合品質。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂· 200407815 A7 B7 五、發明説明() (請先閲讀背面之注意事項再填寫本頁) 傳統金凸塊結構,由於具高揚氏係數,在壓合 製程上會造成鈍態保護層之斷裂,,而傳統用以解決高 揚氏係數之複合凸塊結構,由於過薄之金屬膜,於4 探針點測測試時’亦造成金屬膜之破裂,反影響後續 金凸塊與接點之導通,因此目前需要一種改良的金凸 塊結構,來解決上述之問題。 發明目的及概述: 鑑於上述之發明背景所述,傳統的金凸塊結構, 由於金本身具高楊氏係數,因此在壓合製程時,需施 加相當大之力量,方能使所有之金凸塊與基板上相對 應導電顆粒接觸而導通,但此大的壓合力會造成純態 保護層之斷裂,而傳統用以解決高揚氏係數之複合凸 塊結構其係使用一高分子膜,然其結構上高分子膜係 形成於紹接塾之中心,而金屬膜包覆於其外,由於此 金屬膜很薄,於做探針點測時,易造成金屬膜之破裂。 因此實需一種改良金凸塊結構,來同時降低金凸塊之 揚氏係數,且又不會造成過薄之導電膜,或過度影響 其導電接觸面積。 經濟部智慧財產局員工消費合作社印製 本發明的目的為提供一種導電凸塊之結構。 本發明的另一目的為提供一種導電凸塊之結 構’以應用於液晶顯不(LCD)驅動晶片的晶片-玻璃接 合(chip-on-glass ; COG)製程之中。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)
經濟部智慧財產局員工消費合作社印製 200407815 五、發明説明() 本發明的又一目的為提供一種可自勳平衡之導 電凸塊之結構,避免因施加壓力之.不平均造成接點電 阻差異大的現象並應用於液晶顯示(LCD)模組的晶片一 玻璃接合(chip - 〇n-glass; C0G)製程之中。 本發明中導電凸塊之結構至少包含一層緩衝 層,此緩衝層於接合過程中可形成一小形變,藉由缓 衝層之形變可彌補所形成之不等高之金凸塊間可能造 成接合不良之問題。於此緩衝層上,具有一多層金屬 膜,,此多層金屬膜係由一黏附層、障蔽層與一保護層 所形成。接著於此多層金屬膜上為金凸塊本體。本發 明之導電凸塊,由於具有低楊氏係數之緩衝層,因此 =壓合製程時,可有效之調配壓合力,讓接合更加緊 密,且可避免接點電阻不均現象發生。 發明詳細說明: 在不限制本發明之精神及應用範圍之下,以下 即以一實施例,介紹本發明之實施;熟悉此領域技藝 者’在瞭解本發明之精神後,當可應用本發明之導電 凸塊於多種不同的接合製程及不同的晶片上,藉由本 發明之結構,可在不造成過薄之導電薄膜的情況下, 降低金凸塊之揚氏係數,如此即可不需過大之壓合力 而形成良好之接合狀態,且本發明之結構,由於具有 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
200407815
五、發明説明( (請先閲讀背面之注意事項再填寫本頁) 低之揚氏係數,因此於壓合製程時,可有效之調配壓 。力’讓接合更加緊密,且可避免純態保護層斷裂發 生本發明之應用當不僅限於以下所述之實施例。 本發明中提供一種導電凸塊之結構,在較佳實 施你丨之中,如第四圖所示,此結構可應用於形成液晶 顯示驅動晶片402所需之導電凸塊,以將驅動晶片402 接合至玻璃基板400之上,用以驅動液晶顯示螢幕 404’其中此驅動晶片會與周邊電路406相接,並可 用以取代傳統製程中之金凸塊,以降低楊氏係數,此 結構所提供之具低楊氏係數之金凸塊,可改善傳統導 電凸塊的特性。 以下即以一實施例,來介紹本發明之實施,而 本發明中之導電凸塊結構可應用於多種不同的接合製 程及不同的晶片上,在了解本發明之實施後,熟知此 領域技藝者當可應用本發明之方法於相似的應用之 中,以下所述之實施例僅為一單純之介紹例。 經濟部智慧財產局員工消費合作社印製 請再次參見第一圖所示之接合過程的截面示意 圖’於1C晶片1〇上之金凸塊12可藉由導電膜16與 玻璃基板14上之導電點15相接合,一般而言,在接 合過程之中,須施加足夠的接合壓力,以使金凸塊i 2 與玻璃基板14上之導電點15的連接。為了能產生良 好之接合力,於第一圖中所示之各金凸塊12間須具 有同等之高度,否則金凸塊本身所具有之高楊氏係 數,根據下式所示: 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 200407815 A7 B7 五、發明説明(
F = Kx S 其中Κ為揚氏係數,ρ為外力接合力,S為在外 加接合力下所產生之形變。 高楊氏係數,勢必造成於接合過程時,需外加 了高壓合力,才能使不等高之各金凸塊間,藉由小形 隻來與玻璃基板14上對應之導電點is接合’然此局 壓合力對於1C晶片1〇會有不良之影響。因此’本發 明中具低楊氏係數的導電凸塊之結構^如下所述。 參見第五圖中之截面示意圖所示,ic晶片1〇〇 上具有接觸墊102形成於其上,在本例之中,1C晶 片1 0 0可為液晶顯示驅動晶片,液晶顯示驅動晶片上 已完成所需之元件,並藉由接觸墊102來提供對外的 連接;在其他的應用之中,IC晶片i 〇 〇亦可為其他 種類的晶片,藉由接觸墊102來形成對外的連接或接 合;在大部分的應用之中,接觸墊102可為鋁接觸墊, 接觸墊102周圍區域並以保護層1〇4加以覆蓋,保護 層104用以間隔1C晶片100上的各個接觸塾之 間’並用以保護I c晶片1 〇 〇上之電路不與外界, 保護層1 04可使用如氧化矽或氮化矽等等^人 質。 的’丨電材 接者清參考第六圖所示,本發明導電 如下所示,於IC晶片1 〇 〇上方形成一緩 塊結構 此緩衝層106為早一層高分子材質所構成, 1〇6 醯胺(poly imide ),此層之主要目的係田巧如聚亞 用來與後續 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再場寫本頁)
200407815 A7
五、發明説明() ==;降低整體之揚氏係數。由於楊 (請先閲讀背面之注意事項再填寫本頁} ϊίϊϊϊί二此於接合過程時,⑼需外加之壓合 2不需!太两,即可藉由此緩衝層106之作用,讓 η過/中造成彼此不等“各金凸塊間,藉 由緩衝層106之小形變來與玻璃基板14上對應之導 ::15:合(如第一圖所示),因此並不需要施加 ίϋί力’可將壓合過程中,對1C晶片100所 之擊降至最低,其中緩衝層106可使用如旋轉 '气方式加以形成,且其形成厚度至少約為5微米 { β m) 〇 由於此緩衝層106係由不導電之材質所形成, 因此要將所覆蓋之部分接觸墊1〇2暴露出來,以進行 後續金凸塊之成長,參見第七圖所示,首先形成光阻 層於1C晶片100上之緩衝層1〇6上,並定義開口 13〇 於光阻層内、接觸墊1 0 2上方的位置處,其中此開口 ,,為W1,最後以定義完成後之光阻層為罩幕,對 緩衝層106進行蝕刻,其蝕刻之方法可為濕式蝕刻法 或乾式蚀刻法。於蝕刻完成後並將剩餘之光阻層剝離 而形成如第七圖所示之截面圖形。 經濟部智慧財產局員工消費合作社印製 接著形成金凸塊本體於緩衝層1〇6與接觸墊102 之上方’如第八圖所示’為一金凸塊(gold Bump ) 之結構圖,當要進行覆晶結合(Flip Chip)時,首 1C晶片1〇〇上成長一金凸塊,其結構可分為兩 部分’分別為多層金屬薄膜11〇 (稱為Under Bump 10 本紙張尺度適用中國國家標準(CNS)A4規格(21〇x297公楚) 200407815 A7 B7 五、發明説明() (請先閲讀背面之注意事項再填寫本頁)
Metallurgy, UBM 或 Ball Limiting Metallurgy, BLM)以及金凸塊108本身,其中多層金屬薄膜至少 由二層金屬所組成,其功能分別為黏附層 112(Adhesion Layer),如鈦(Ti)、鉻(Cr)、鈦 化鎢(TiW)等,其主要目的在於提供與接觸墊1〇2 和緩衝層1 0 6間有較強之黏著性。另一金屬層為障蔽 層 114 (Wetting Layer ),如鎳(Ni),銅(Cu) 等。在障蔽層114上會再鑛上一層導電層ία (conductive Layer),如金(An)等,目前對多層 金屬薄膜之製作主要是以蒸鍍及濺鍍之方式進行。 請再次參見第八圖所示,之後形成金凸塊1 〇 8 於多層金屬薄膜110上與接觸墊102上方之位置處, 金凸塊108與接觸墊102間即透過多層金屬薄膜11〇 形成電性之連接。本例中金凸塊1 〇8可以電鑛 (electroplated)的方式形成於多層金屬薄膜 11〇 上。在本例之中,形成金凸塊1〇8之步驟可如下述, 首先形成光阻層118於1C晶片1〇〇上之多層金屬薄 膜110上;並定義出一用以形成金凸塊108之開口; 接著形成金凸塊108於開口處之内的多層金屬薄膜 110上,最後去除剩餘之光阻層。 、 經濟部智慧財產局員工消費合作社印製32 金凸塊108係以均勻的厚度覆蓋於其下方多層 金屬薄膜110之上,而形成與其下方多層金屬薄膜u"〇 相同的表面形狀,由於邊緣處多層金屬薄膜110略為 凸起的形狀以及接觸塾102表面平坦之形狀,金凸^
200407815 Α7
五、發明説明() (請先閲讀背面之注意事項再填寫本頁} 108可形成中央區域平坦、而於邊緣極小之區域具有 略為凸起之形狀’如第八圖所示之表面形狀。 接著參閱第九圖,去除多層金屬薄膜11〇與緩 衝層106中未被金凸塊1〇8所覆蓋之部分,本例/中可 以金凸塊108為罩幕,進行钱刻製程來加以去除。值 得注意的是’於本發明之金凸塊1〇8之製程中,其中 緩衝層106於接觸墊1〇2之開口寬度為wi,而接觸 墊102於保護層104開口之寬度為W2,其中W1血 之比例關係如下所示: ^ 1/3S W1/W2S 2/3 另一方面,緩衝層106於接觸墊1〇2上方之成 長咼度為Η1’而緩衝層1〇6、多層金屬薄膜11〇與金 凸塊108於接觸墊102上方之總高度為Η2,於本發 明中,緩衝層106之高度Η1 ’占總高度Η2之比例至 少需為1/3’其揚氏係數才得有效降低,於接合過程 時,才能使不等高之各金凸塊間,於小外加力下,即 可產生形變來與玻璃基板14上對應之導電點15接 合0 經濟部智慧財產局員工消費合作社印製 參見第十圖所示,在金凸塊108形成於1C晶片 100上之後,即可進行1C晶片100與玻璃基板120 相接合,為便於描述、圖中之1C晶片100係以上下 相反的方向顯示,1C晶片100與玻璃基板120之間 可以導電膜122貼合於玻璃基板120上。 參閱第十一圖,為本發明結構之另一實施例, 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 200407815
五、發明説明() (請先閲讀背面之注意事項再填寫本頁) 於1C晶片1〇〇上具有接觸墊1〇2形成於其上,接觸 塾102周圍區域並以保護層ι〇4加以覆蓋,保護層1〇4 用以間隔IC晶片1 〇 〇上的各個接觸墊丨〇 2之間,並 用以保護IC晶片1 〇 〇上之電路不與外界接觸。接著 於1C晶片1〇〇上方形成一緩衝層ι〇6,並利用微影 製程’將所需之圖案定義出來。 第二實施例與第一實施例之最大不同點在於, 於第一實施例時,此時會開始成長多層金屬薄膜,然 而於第一實施例中,此時會以無電鍍製程 (Electroless plating)將一鎳金屬128填充於圖 案化之緩衝層1 〇 6中,接著再以蝕刻製程或化學研磨 製程’將凸出於緩衝層之部分除去,以形成鎳金 屬128與緩衝層1〇6之表面切齊。接著再以濺鍍之方 式形成一層金層124,做為黏附層,之後形成金凸塊 126於金層124上,金凸塊126可以電鍵 (electroplated)的方式形成於金層124上。於此結 構中’由於鎳金屬128與緩衝層1〇6之表面切齊,因 此所形成之金凸塊126之表面將無高低差異存在,如 此於後續之製程中,可與玻璃基板做更完美之結合。 經濟部智慧財產局員工消費合作社印製 另一方面’於本結構中,若緩衝層1〇6於接觸 墊102之開口寬度為W3,而接觸墊1〇2於保護層1〇4 開口之寬度為W4,其中W3與W4之比例關係如下所 示: 1/3S W3/W4S 2/3 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 200407815 A7 B7
五、發明説明() 經濟部智慧財產局員工消費合作社印製 由於本發明之導電凸塊結構具有一層緩衝層, 因此總導電凸塊之揚氏係數可大為降低,且於接合過 程中,此緩衝層可形成一小形變,藉由緩衝層之形變 可彌補不等高之金凸塊可能造成接合不良之問題。 本發明以較佳之實施例說明如上,僅用於藉以 幫助了解本發明之實施,非用以限定本發明之精神, 而熟悉此領域技藝者於領悟本發明之精神後,在不脫 離本發明之精神範圍内,當可作些許更動潤飾及等同 之變化替換,其專利保護範圍當視後附之申請專利範 圍及其等同領域而定。 式簡箪說明: 參考下列的發明詳細說明,本發明的後續方向與 優點可以很容易的被瞭解與被鑑賞,並配合後面的圖 式加以說明,其中包含: 第一圖顯示1C晶片與玻璃基板間接合製程之截 面示意圖; 第二圖顯示傳統金凸塊之截面示意圖; 第三圖顯示傳統複合金凸塊之截面示意圖; 第四圖顯示液晶顯示驅動晶片接合至玻璃基板 之示意圖; 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) -………:# (請先閲讀背面之注意事項再填寫本頁) -訂· 經濟部智慧財產局員工消費合作社印製 200407815 A7 B7 五、發明説明() 第五圖顯示本發明中具有接觸墊形成於其上之 IC晶片截面示意圖; 第六圖顯示本發明中形成緩衝層於1C晶片上之 截面不意圖, 第七圖顯示本發明中利用光阻層定義出緩衝層 圖案之截面示意圖; 第八圖顯示本發明中形成多層金屬薄膜與金凸 塊之截面示意圖; 第九圖顯示本發明中去除多層金屬薄膜與緩衝 層中未被金凸塊所覆蓋之部分之截面示意圖; 第十圖顯示將本發明之導電凸塊接合至玻璃基 板上之截面示意圖;以及 第十一圖顯示本發明第二實施例金凸塊之截面 示意圖。 圖號對照說明: 1 Ο IC晶片 1 2金凸塊 14玻璃基板 1 5導電點 16導電膜 18導電顆粒 22鋁接墊 24鈍態保護層 26多層金屬薄膜 28金凸塊 30高分子膜 32黏附層 34障蔽層 36導體層 38金屬膜 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
200407815 A7 B7 五、發明説明( 100 1C晶片 104保護層 108金凸塊 11 2黏附層 116導電層 120玻璃基板 124金層 128鎳金屬130開口 102接觸墊 I 0 6緩衝層 II 0多層金屬薄膜 11 4障蔽層 11 8光阻層 122導電膜 1 2 6金凸塊 400玻璃基板 4 0 2驅動晶片 406周邊電路 404液晶顯示螢幕 (請先閲讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 h 社 印 製 16 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)

Claims (1)

  1. 200407815 ABCD 經濟部智慧財產局員工消費合作社印製⑦ 六、申請專利範圍 申請專利範圍: 在一1ic 一曰種《導m結構,該導電凸塊結構係建立 权% 曰曰片之接觸墊上,其中該接觸墊上面覆蓋一 ’而該保護層具有一第一開口以暴露出部分該 接觸墊,該導電凸塊結構至少包含: 一緩衝層覆蓋於該保護層與該接觸墊之上方, 且該緩衝層具有一小於且位於該第一開口中央之第二 開口,用以暴露出部分該接觸墊,其中該緩衝層之厚 度佔該導電凸塊厚度之比例至少為1 / 3 ; 一多層金屬薄膜覆蓋於該緩衝層與該接觸塾 上;以及 一金凸塊覆蓋於該多層金屬薄膜上。 2 ·如申請專利範圍第1項之導電凸塊結構,其 中上述之第二開口(W2)佔該第一開口(W1)之比例關係 為 1/3$ W2/W1S 2/3。 3·如申請專利範圍第1項之導電凸塊結構,其 中上述之接觸墊至少包含一鋁接觸墊。 4·如申請專利範圍第1項之導電凸塊結構,其 中上述之緩衝層至少包含聚亞醯胺。 17 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
    200407815 A8 B8 - 1~_ ώΙ 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) •如申請專利範圍第i項之導電凸塊結構,其 中上述之緩衝層可以旋轉塗佈之方式形成。 6·如申請專利範圍第丨項之導電凸塊結構,其 述之第二開口可以濕蝕刻法或乾蝕刻法形成之。 7·如申請專利範圍第1項之導電凸塊結構,其 中上述之多層金屬薄膜至少包含一障蔽層、一黏附層 以及一導電層。 、8·如申請專利範圍第7項之導電凸塊結構,其 中上述之黏附層之材料可為鈦(Ti)、鉻或鈦 化鎢(TiW)。 9·如申請專利範圍第7項之導電凸塊結構,其 中上述之障蔽層之材料可為鎳(Ni)或銅(Cu)。 1 0 ·如申請專利範圍第1項之導電凸塊結構,其 經濟部智慧財產局員工消費合作社印製 中上述之多層金屬薄膜至少包含一黏附層以及一導電 層0 11 ·如申請專利範圍第1 〇項之導電凸塊結構, 其中上述之黏附層材料為金。 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公董) 200407815 A8 B8 C8 D8 申請專利範圍 f請先閲讀背面之注意事¾再填寫本頁} 1 2 ·如申請專利範圍第1 0項之導電凸塊結構, 其中上述之導電層材料為鎳。 ° ’ 1 3 ·如申請專利範圍第1〇項之導電凸塊結構, 其中上述之導電層係以無電鍍之方式形成。 14. 一種導電凸塊結構,該導電凸塊結構係建立 在一 1C晶片之接觸墊上,其中該接觸墊上面覆蓋_ 保護層,而該保護層具有一第一開口以暴露出部分該 接觸墊,該導電凸塊結構至少包含: Λ 一緩衝層覆蓋於該保護層與該接觸墊之上方, 且該緩衝層具有一小於且位於該第^一開口中央之第一 開口,用以暴露出部分該接觸墊,其中該緩衝層之厚 度佔該導電凸塊厚度之比例至少為1 /3,且該第二開 口(W2)佔該第一開口(W1)之比例關係為ι/g $ W2/W1 ^ 2/3 ; ^ 一多層金屬薄膜覆蓋於該緩衝層與該接觸墊 上;以及 一金凸塊覆蓋於該多層金屬薄膜上。 經濟部智慧財產局員工消費合作社印製 1 5·如申請專利範圍第14項之導電凸塊結構, 其中上述之接觸墊至少包含一鋁接觸墊。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 200407815 A8 B8 C8 D8
    申請專利範圍 16·如申請專利範圍第14項之導 其中上述之緩衝層至少包含聚亞醯胺。 ^構’ 1 7·如申請專利範圍第丨4項之導電凸塊結 ,、中上述之緩衝層可以旋轉塗佈之方式形成。 1 8 ·如申請專利範圍第丨4項之導電凸塊結 =中上述之第二開口可以濕蝕刻法或乾蝕刻法形成 19·如申請專利範圍第14項之導電凸塊結 ,、中上述之多層金屬薄膜至少包含一障蔽層、一 層以及一導電層。 寸 2 0 ·如申請專利範圍第! 9項之導電凸塊結構, 其中上述之黏附層之材料可為鈦(Ti)、鉻(Cr 鈦化鎢(TiW) 。 % 21 _如申請專利範圍第1 9項之導電凸塊結構, 其中上述之障蔽層之材料可為鎳(Ni)或銅(Cu)。 22·如申請專利範圍第14項之導電凸塊結構, 其中上述之多層金屬薄膜至少包含一黏附層以及一 電層。 导 20 本紙張尺度適用中國國家標準(CNS)A4規格(21〇x297公楚) r>請先閲讀背面之注意事項再填寫本頁」 #· 經濟部智慧財產局員工消費合作社印製63 200407815 ABCD 經濟部智慧財產局員工消費合作社印製 申请專利範圍 23·如申請專利範圍第22項之導電凸塊結構, 其中上述之黏附層材料為金。 24.如申請專利範圍第22項之導電凸塊結構, 其中上述之導電層材料為鎳。 25·如申請專利範圍第22項之導電凸塊結構, 其中上述之導電層係以無電鑛之方式形成。 26· —種導電凸塊結構,該導電凸塊結構係建立 在一 1C晶片之接觸墊上,其中該接觸墊上面覆蓋一 保護層’而該保護層具第一開口以暴露出部分該接觸 墊,該導電凸塊結構至少包含: 一聚亞醯胺層覆蓋於該保護層與該接觸墊之上 方,且該聚亞醯胺層具有一小於且位於該第一開口中 央之第一開口,用以暴露出部分該接觸塾’其中該聚 亞醯胺層之厚度佔該導電凸塊厚度之比例至少為 1/3,且該第二開口(W2)佔該第一開口(W1)之比例關 係為 1/3S W2/W1 S 2/3 ; 一多層金屬薄膜覆蓋於該聚亞醯胺層與該接觸 墊上;以及 一金凸塊覆蓋於該多層金屬薄膜上。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁}
    200407815 A8 B8 C8 D8 申凊專利範圍 經濟部智慧財產局員工消費合作社印製53 27·如申請專利範圍第26項之導電凸塊結構, 〃中上述之接觸墊至少包含一鋁接觸墊。 28·如申請專利範圍第26項之導電凸塊結構, 中上述之聚亞醯胺層可以旋轉塗佈之方式形成。 29·、如申請專利範圍第26項之導電凸塊結構, 八中上述之第二開口可以濕蝕刻法或乾蝕刻法形成 之0 30.、如申請專利範圍第26項之導電凸塊結構, 其中上述之多層金屬薄膜至少包含一障蔽層、一黏附 層以及一導電層。 31 ·如申請專利範圍第3 〇項之導電凸塊結構, 其中上述之黏附層之材料可為鈦(Ti)、鉻(Cr)或 鈦化鎢(TiW)。 3 2 ·如申請專利範圍第3 〇項之導電凸塊結構, 其中上述之障蔽層之材料可為鎳(Ni)或銅(Cu)。 33.如申請專利範圍第26項之導電凸塊結構, 其中上述之多層金屬薄膜至少包含一黏附層以及一導 電層。 22 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公楚) (請先閲讀背面之注意事項再填寫本頁> •訂· i 200407815
    ABCD |
    經濟部智慧財產局員工消費合作社印製
    本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐>
TW091133314A 2002-11-13 2002-11-13 Conductive bump structure TWI271680B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW091133314A TWI271680B (en) 2002-11-13 2002-11-13 Conductive bump structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091133314A TWI271680B (en) 2002-11-13 2002-11-13 Conductive bump structure

Publications (2)

Publication Number Publication Date
TW200407815A true TW200407815A (en) 2004-05-16
TWI271680B TWI271680B (en) 2007-01-21

Family

ID=38435297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091133314A TWI271680B (en) 2002-11-13 2002-11-13 Conductive bump structure

Country Status (1)

Country Link
TW (1) TWI271680B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463623B (zh) * 2010-09-10 2014-12-01 Taiwan Semiconductor Mfg Co Ltd 半導體元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463623B (zh) * 2010-09-10 2014-12-01 Taiwan Semiconductor Mfg Co Ltd 半導體元件

Also Published As

Publication number Publication date
TWI271680B (en) 2007-01-21

Similar Documents

Publication Publication Date Title
TW502347B (en) Semiconductor device and method of manufacturing same
TWI277159B (en) Semiconductor device, circuit board, electro-optic device, electronic device
US7271498B2 (en) Bump electrodes having multiple under ball metallurgy (UBM) layers
US6420787B1 (en) Semiconductor device and process of producing same
JP2005340761A (ja) 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
US20040099959A1 (en) Conductive bump structure
KR100635425B1 (ko) Ic 칩 접합 구조 및 방법
US8048793B2 (en) Flip chip for electrical function test and manufacturing method thereof
JP2000195900A (ja) 半導体装置
Lu et al. Development of a novel compliant-bump structure for ACA-bonded chip-on-flex (COF) interconnects with ultra-fine pitch
TW200407815A (en) Conductive bump structure
TWI279887B (en) Manufacturing method of flip chip electronic device
JP3719900B2 (ja) 半導体装置及びその製造方法
TWI292196B (en) Flip chip test structure
JP2002231765A (ja) 半導体装置
US7538435B2 (en) Wafer structure and bumping process
JPH10270499A (ja) Icチップ搭載基板
TWI383481B (zh) 新凸塊結構
TWI825518B (zh) 覆晶封裝結構及其製造方法
JPS6347943A (ja) 電子部品の接続方法
TW419764B (en) Manufacturing method and structure of wafer size packaging
JP2004069485A (ja) プローブユニットおよびその製造方法、プローブカードおよびその製造方法
JP3553246B2 (ja) Icカード用icモジュールの製造方法、icモジュールの製造方法
TW201108369A (en) Semiconductor structure and fabricating method thereof
JP2009246175A (ja) 素子搭載用基板、半導体モジュール、ならびに携帯機器

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent