TW200403770A - Non-volatile memory cell and method of production - Google Patents

Description

200403770 五、發明說明（1) 發明背景 1 ·發明領域 本發明係關水V # t 1 ^ 領域，其包括較h子：寫消除非揮發快閃記憶體 記憶體胞以虛擬接綱^列排列的圓-形式 2 ·相關技藝敘述 型的；：丄：？揮發記憶體胞元對在多媒體應用的非常大 :::的。f:，儘管最小特性尺寸，其由 減。持績減少’但其他參數無法據以按比例增 NR0M-形式記憶體胞元被敘述

穎局部陷阱，2仿斤非播八^立感· Eltan等，，NR0M :新 丨I曰I开位兀非揮發記憶體胞元，，，IE

EieCtr〇niC Deyice Letter 21, 543-545 (20ΠΠ^ , a 刖’ NROM胞元係製造為使用三層氧化物— ^ 平面型M0S雷曰—-4m ^ ^ 虱化物-氧化物的 b私日日體’一個虱化層皆做為閘界雷卿a从达 十思體或程式層，中間氮化物層 収及仪為記 體，較佳A +工m ,“田“： 存層以捕獲電荷載 1土為电子。因所使用材料的特 :操作期間’4伏特至5伏特的典型源極/沒極電上= 在這些相當高的電壓下，貫穿發 通道長度的進一步尺寸縮小至低於2〇〇夺米、^阻^電/體 §忍為是在穿過低於通道區域的半導體材料二牙j n+-接合間發生。纟半導體裝置的物理之近丄：，沒極的 閉兒極某/距離的埋職虱化層所限制於下，可得到

$ 6頁 200403770

200403770 五、發明說明（3) 胞元陣列的方法。 本發明進一步目的為揭示一種如何製造NRQM記憶體胞 元而不需使用S 0 I基材的方法。 進一步目的為提供一種記憶體胞元的絕緣，其可自行 對準於字元線路及合適用於記憶體胞元陣列。 本發明進一步目的為提供一種經絕緣的通道電晶體記 憶體胞元’其可以虛擬接地陣列的方式被放置，及一種製 造此種記憶體胞元及記憶體胞元陣列的方法。 根據 的表面， 路間的及 胞元）兩 該電絕緣 對準於該 較低邊界 域（其位 藏層。該 受阻礙。 本發明 其具有 在相對 側上的 區域被 位元線 位準。 於源極 電晶體 的 NR0M 關於此 應字元 該半導 放置自 路及至 該電絕 區域及 的貫穿 /u 表面垂 線路（ 體本體 行對準 少延伸 緣區域 沒極區 被避免 置於半 直延伸 被提供 或半導 於該字 至該源 較佳為 域間） 或至少 導體本體 直線向下 用於定位 體層的電 元線路及 極區域及 包括一種 下方的過 藉由該電 或平導體層 進入位元線 址該記憶體 絕緣區域， 亦可能自行 >及極區域的 在該通道區 切區域或埋 《巴緣區域而 该、结構由在字 低接合的位準後在 而產生且較佳為由 生，此蝕刻方法自 於字元線路，該名虫 填充。該閘極再氧 元線路劃定至少至源 子元線路及位元線路 電晶體的通道區域的 字元線路的兩側發生 刻電洞及最後該過切 化步驟可被使用以在 極/汲極區域的較 間的不均向性蝕刻 同向性底蝕刻而產 且被執行自行對準 以一種電絕緣材料 該電晶體本體周圍

200403770 五、發明說明（4) 成長熱氧化物及以保護該半導體表面。此外， 1 一個p-掺雜劑物件可被植人以改良在填充該過二二=或 矣巴緣材料下方的電絕緣。 ' Μ電 較佳具體實施例包括CVD氧化物與具小的相對介 數值的介電材料進入在相鄰字元線路的空間之冗對積4常 該方法可應用於關於具約90奈米或更少的字^ 曰1距的微影產生之其他記憶體裝置。 "袼半 -種發記憶體胞元的本發明方法包括下列步驟 -子g被供應於該半導體本體或半導體#的# “供用做閘電極的層被施用於 ：H，且 ，劑以形成包括源極及汲極的；；：刻：被使用以植 3:S被施用於經埋藏的位元線路 ：：路：：元線 ，的字元線路被：；於；：;:：路”連接至該 形成字元線路堆疊。平行放的]包極一起被結構化以 3元線路的字元線路可以所敘述方二3 Τ線路及橫越這些 裝置的整個胞元陣列。 ” ^式破施用以形成記憶體 該字元線路堆疊被用傲 的半導體材料’先以不均向在該字元線路兩側 知例，接著為同向性蝕刻以加二丄在一種較佳具體實 及距離該儲存層一段距離形，=笔洞及在閘電極下方 材料，特別是氧化物，填充切°該過切以電絕緣 層’亦即在與通道區域下方的厚度的絕緣埋藏 歧本體或半導體層的 200403770 五、發明說明（5) 表面正交的方向的最大尺寸， 具體貫施例超過1 〇 〇奈米。 該源極/没極區域較佳為η 為Ρ -型式導電率。該通道較佳 雜。在擦掉狀態時，該胞元電 〇. 5伏特及2 · 〇伏特間的值，及 被調整至典型為約丨· 5伏特。 本發明方法的完成係提供 兀電晶體而不需使用S〇 I基材 有效通道長度之裝置，特別是 的。於在該通道側邊或直接在 極區域間的電絕緣阻礙在此區 本發明的這些及其它目的 2簡略敘述、詳細敘述及所附 此尺寸至少20奈米，在某些 -型式導電率，然而該通道 為於至少1 017公分_3的密度掺 晶體的恕限值可被設定於 可藉由裝置參數的合適選擇 一種具絕緣通道的非揮發胞 3其提供減少該胞元裝置的 具進一步縮小裝置尺寸的目 該通道下方的源極區域及汲 域的貫穿。 、特徵及優點可由下列圖式 申請專利範圍及圖式而更明 車乂佳具體實施例詳細敘述 法的步驟之詳：：：:體實施例的關於製造的較佳 造方法以根據本技藏（、，在任何具體實施例中，該 驟開始。這些步；Γ包己：體胞元的製造方法本身已知的 化層在該半導體本體或長的塾氧化層及/或墊I 圓）的表面。所有形成；^體f (特収卜_雜半導體 已知步驟可被添加：平=物-填充的陰影溝槽隔離白

第10頁 匕括溝槽訂定微影的施用，及平面 200403770 五、發明說明（6) 化。標準植入可被進行以形成在提供用做CM〇S控制積體電 路的周圍區域的井。 接著，該儲存層，較佳為一種〇N〇—層（氧化物—氮化 物-氧化物層），在該半導體本體或半導體層的表面成 長。接著可進行一種微影步驟以移除在周圍的該儲存層及 以=或更多不同的閘氧化物取代之，在該儲存層，一種電 傳$層被沉積，其被提供用做要被製造的閘電極。 第1A&1B圖顯示穿過攜帶由多晶矽所組成的薄儲存層 及間電極層3的該半導體本體}的截面區段。—種氣化物 ::ϋ積做f硬？罩層，藉由微影步驟，I此平行及彼此 #又距離的字兀線路開孔在該閘電極層3上形成，間 隔物4在閘電極層3的側壁 ^ ^ 般半導體技術本身已知；==成。該間隔物4以- 隔物材料層及接著不均向性：：：向性沉積-種間 特別是四氮化三砂开彡点 虱化物，較佳為由氮化物， 成在所敘述具體實施例的:— 5。 V私率型式的埋藏位元線路 減少電阻的位元線路導册 線路5的表面上，該位元、體^条π6被沉積於埋藏的位元 晶石夕形成。當使用石夕化物日士 v體條帶6可由CoSi及/或多 份併入該半導體本體i的/ ’ 亥位元線路導體條帶6可部 兀線路覆蓋層7被施用於該、版料、，如第1 B圖所示。位 層7可藉由沉積TE0S (原矽酸導體條帶6，這些覆蓋 乙酯）或藉由於該位元線 200403770 發明說明（7) 路導體條帶6的頂部生成 導體條帶6由多晶石夕形成 的硬遮罩層被移除。 種層序列被沉積 二 線路的字元線路層，在/A】$二夕一個破提供用做字元 甘弟1 A及1 B圖的實你| + 一字元線路層8，例如多晶石夕，〜、一 刀別顯示第 括一種金屬，及由一種電絕缕好弟4；~子兀線路層9，例如包 墙Λ κ气 逼、巴緣材料形成的硬逆i恳]η WAWB圖在兩個位元線路間 。在 示於第2圖。 吓”、、貝不的截面區段被 第2圖顯示在該字元線路堆疊形成後… 路在第1Α及1Β圖所顯示的截面 — 〜_5\子兀線 卜該第二字元線路層9、該硬遮罩層； 已被建構以形成字兀線路堆疊 ^电。运 示㈣面區段之位置由斷線表二圖在== :二^兩個步驟以先蝕刻該字元線路， 二

硬遮罩層保護。 、衣罝仍Φ A 如第3A及3B圖的截面區段所示，在間電 使用以執行一種蝕刻步驟以自 ^開$子 二形成電…在此實例中亦自行二準路= 步驟，RIE (反應式離子蝕刻）可被使用以不均性 由該储存層2蝕刻且直接向下進入該半導體材料’此以: 下指的垂直指向箭頭示於第3A圖。電洞被至少向下蝕刻至 源極/汲極區域及埋藏位元線路5的較低邊界的位準，亦即 至在源極/汲極/埋藏位元線路區域及主要半導體本體或層

200403770 五、 間 體 至 堆 得 經 較 或 持 護 的 I虫 電 續 截 續 所 ik 據 本 1 體 發明說明（8) 的較低ρ η -接合之位準。 層在相鄰於該電晶體通道曰導體本體或半導 該源極/汲極區域。 竦迅絶緣且垂直向下延伸 在此不均向性蝕刻後，該位 豐的側壁可由薄氮;m:亥予元線路 自字元線路再氧化步驟的薄；覆蓋U可為 佳具體實施例中，該蝕”的表面被移除。在-是在第3B圖的具體實 ’刻劑例如SF6 續的具體實施例中=^覆=地 t ^ ^ # 〇 Λ ^ η ,勺、，'二底蝕刎部份被限制於相當較小

St Ϊ同性钮刻方法所達到的餘刻電洞12^ 刻可被進一步接德古毛丨I ώΑ ’之底 洞相遇及形成在:亥胞元*s:::線路兩側向前的該蝕刻 開孔。 i °亥月包兀--體的通道區域下方的-個連 J4A及4B圖顯示穿過第3A及3β圖所示的該字元 面圖的實例中，該㈣方法被 開於其餘半導體通道區域1?處形成。在第： 不的貫例巾’該银刻方法在自該字元線路兩側產生的兮 刻電洞佔據在通道區域17下方的整個區域前停止。在耙 第4B圖的具體實施例中，該通道區域未完全與該半導體 體分開，在該通道區域17的半導體材料及該半導體本2 (例如矽）間的其餘連接可提供在該通道區域及該半導 本體間的足夠分隔，因該半導體材料消耗電荷載體。然 200403770 五、發明說明（9) __ 而，較佳具體實施例藉由經由橫越該字元線路& 完全蝕刻提供一種在該通道區〜=度的 佳具體實施例中，僅在#、s、、， χ 王刀隔，在此較 η 士 — 在5亥通這區域及該源極/汲極區Θ戸弓 及在〜源極/汲極/埋藏位元線w 2體材料間及/或面向該通道遠離的側邊方: 沒有ρη-接合與低於該通道 :Ρη接合，但 區域側邊地相鄰。 或的k运方向的該源椏/汲極 声面：ί 3 19 ’亦即’在與該半導體本體或半導體声的 表面正父的方向的過切最大：¥體層的 疊的周邊平面的延#，如各圖中所示。 "子兀線路堆 在第4Β圖中該覆蓋u的 的上表面之位置。該覆^ =上限减不该位元線路堆疊 化物成長以提供鈍化。 被蝕刻以露出表面進行熱氧 第5 A及5 B圖分別顯示舻姑 u的生長後穿過該字元線路：=4B圖在熱氧化物覆蓋 被沉積做為填充物15以埴充面區奴。一種電絕緣材料 的區域至該硬遮罩層10的=飯亥彳電洞及在該字元線路間 選擇以具小的相對介電常數值。填充物15的材料較佳為被 在第5A圖所示的具體餘 過切的絕緣層以至少1〇Q夯、^ ?曰，在通迢區域Π下方的 圖所示的具體實施例中/T、兮费\取大厚度19形成。在第5B 刻電洞12的經底蝕刻部份: = =11 (第❹圖）已使得該蝕 度19之相當較小的垂直延=限制於具至少2〇奈米的最大厚 第5 B圖顯示選擇的額外 卜特敛·井1 4，藉由植入硼或其

第14頁

ZUU4UJ//U 五、發明說明（10) 他掺雜劑而形成以接 下方的分隔；一種，p〜導電率區威以改良在通道區域Η 的上方表面；及在物鈍化層18，其被施用於所示基材 13 )所形成的介電；：況下’藉由熱氧化（氧化物覆蓋 本體1的完全分隔。才枓所進行的該通道區域17與該半導體 第β圖顯示根墙當 £n. , Jr VV ^ 止據弟5B圖的進一步具體實施例的截面區 Ϊ限制於該；例中：其：熱氧化物覆蓋的生長

二d:的所有表面。此氮化物層16對應於在第5B Ξ字元線路=化層18:此種氮化物層可被使用以封包 °玄位元線路的自行對準接觸機制可被 施用。 所揭不方法的示例具體實施例因經製造記憶體裝置的 特殊要求之偏差位於本發明範圍内。.

第15頁 200403770

弟1 A及1 B圖顯示本發明太、、么社、 個加…後經過；：：;：： = :;體實施例的第-Γ。圖顯示如第1A及1B圖所示的經過該字元線路的截面區 的底餘刻形 元線路的截 第3A及3B圖顯示本方法的兩個替代具體實施例 成後經過該位元線路的截面區段。 第4A及4B圖顯示如第3A及3B圖所示的穿過該字 面區段。 第5 A及5 B圖顯示本發明方法的兩個替代呈骰舍 步驟後穿過根據第4A及4B圖的該字元線路的截面區二傻績 第6圖顯示對進一步具體實施例根據第5B圖的穿過 線路的截面區段。 ° 予 元件符號說明： I 半導體本體 3 閘電極 5 埋藏的位元線路 7 位元線路覆蓋層 9 第二字元線路層 II 覆蓋 13 熱氧化物覆蓋 15 填充物 17 通道區域 19 厚度 2 儲存層 4 間隔物 6 ，兀線路導體條帶 8 第一字元線路層 10硬遮罩層 12餘刻電洞 14 井 16氮化物層 18氮化物鈍化層

Claims (1)

1. 切 770 t申請專顧® 卿—種製造具一種半導 ^ ^- =胞元之方法， 岐本體或半導體層的 置於誃坐㊆ j并揮發記憶 旆 x半^體本體或半導崎 於該位元線路的該表1 面的經埋藏位元後路及在 個If極區域及汲極區域：的導體條帶， 連接 '的母一個由今你一 汲極區域間的 x n的邊表面之閘介 施兀線路的其中 她用於至小 ^ 電體 〉、在5亥源極區域及該 —電極被放置於該閘介電體，及 線路接至該問電極，該字元線路横越 其勹/、4位凡線路電絕緣， 咫孩位兀 二!τ括下列步驟·· 基：：步驟提供一種具至少一個半導體層的半導體本體或 :閑介；：沉積-種包括提供用以捕獲電荷载體的儲存層 ^ 一步驟沉積一種提供用做該閘電極 ϋ弟四舟鹏 ν曰 間隔物，」成在該層的開孔及形成在該開孔内的側壁的 =弟五步驟經由該開孔植入掺雜劑以形成該 峪， 里歌位元線 t =二步驟施用該導體條帶於該經埋藏位元線路卜 弟七步驟施用至少一個電連接至該閘電 私位扪予兀線路

   第17頁 絕緣覆蓋層於該導體條帶上， ι路上，及施 200403770 六、申請專利範圍 層，及施用一種硬遮罩層於該至少一個字元線路層的頂 部，該硬遮罩層被使用以結構該閘電極及該至少一個字元 線路層以形成字元線路堆疊， 在弟八步辕在該位元線路間該字元線路堆豐的兩側不均向 性地向下蝕刻進入該半導體本體或半導體層至低於該源極 區域及該汲極區域的位準以形成自行對準於該字元線路堆 豐的餘刻電洞’及 在第九步驟以電絕緣材料填充該蝕刻電洞。 2. 根據申請專利範圍第1項的方法，另外包括： 在不均向性蝕刻以形成該蝕刻電洞後，接著為同向性蝕刻 進入該蝕刻電洞以在該閘電極下方延伸及距離該閘電極一 段距離形成過切。 3. 根據申請專利範圍第2項的方法，另外包括： 執行同向性蝕刻以使該過切形成橫越該字元線路延伸的連 續開孔。 4. 根據申請專利範圍第2或3項的方法，另外包括： 在不均向性蝕刻以形成該蝕刻電洞後，施用一種覆蓋至該 字元線路堆疊的側邊及該钱刻電洞，以當同向性#刻時保 護該側壁。 5. 根據申請專利範圍第1至4項中任一項的方法，其中該 儲存層以三層氧化物-氮化物-氧化物層被施用。 6. 一種製造非揮發記憶體胞元之方法，其包括步驟： 提供一種半導體本體或半導體層， 施用一種介電體材料的儲存層於該半導體本體或半導體層

   第18頁 ZUU^UJ/ /u 六、申請專利範圍 〜~--------- 一-------- 的表面， 施用一種被提供用你 形成開孔於該層内及二I極的層於該儲存層上， 用做經埋藏位元線鉍由該開孔植入掺雜劑以形成被提供 施用位元線路堆疊於及用做源極及汲極的經掺雜區域， 的每一個包括至小；為故埋藏位元線路，該位元線路堆疊 形成-種橫越該：：：J體！帶， 至該閘電極及與該位、1路的子兀線路.，該字元線路電連接 藉由使用該字元線路71路電絕緣，且結構化該閘電極， 進入在該字元線路兩5遮罩’執行一種不均甸性飯刻方法 導體層，由此蝕列雷的該位元線路的該半導體本體或半 沉積一種電絕緣及 7·根據申請專利範圍笛:W蝕刻電洞的填充物。 在該不均向性蝕刻方法項的^法，另外包枯： 入該蝕刻電洞，由此—4 ’執行後續的同向性蝕刻方法進 導體區域下方延伸 k刀以在提供用做通道區域的半 沉積-種電絕緣成，及 8 ·根據申請專利範圍第6 Λ k切及該蝕刻電洞的填充物。 利範圍第3至5項其中一 〔7項的方法，另外包括申請專 9· -種非揮發記憶體胞元Ύ。 導體本體或半導體V其包括： 置於遠半導體本體或半導體屛 鈀用於該位元線路的該二表面的經埋藏位元線路及在 一種源極區域及汲極區:導體條帶， __ —的母—個由該位元線路的其中一 200403770 六、申請專利範圍 個連接， 一種至少在該源 —— 體，該 一種閘 一種字 疋•線路 在該位 體或半 字元線 界位準 10.-另外包 該電絕 元線路 道區域 該電絕 半導體 區域。 11·根 包括： 該電絕 12·根 另外包 該電絕 閘電極包 電極被放 元線路被 及與該位 兀線路間 導體層的 路及至少 〇 種根據申 括： 緣區域包 下方及在 下方的過 緣過切區 材料部份 極區域及該汲極區域間的該表面之閘介# 括被提供用以捕獲電荷載體的儲存層， 置於該閘介電體，及 電連接至該閘電極，該字元線路橫越該位 元線路電絕緣，及 及该子元線路的兩側延伸進入該半導體本 電絕緣區域，該電絕緣區域自行對準=該 延伸至該源極區域及該汲極區域的較低邊 請專利範圍第9項的非揮發言己 憶體胞 7L 括一種在距離該閘介電體一段距離在該 該源極區域及該没極區域間被提供的該通 切區域’ 域至少將該通道區域與該通道區域下方的 分開Η少部賴1亥源、極區域與該沒極 據申請專利範圍第1 0項的非揮發記 憶體胞 元’另外 緣過切區 據申請專 括： 緣過切區 域橫越該字元線路連續延伸。 利範圍第10或11項的非揮發記憶體胞元， 域在與該半導體本體或半導歸 增表面正交

   第20頁 200403770 六、申請專利範圍 的方向的具至少2 0奈米的具最大厚度。 13. 根據申請專利範圍第1 0或1 1項的非揮發記憶體胞元， 另外包括： 該電絕緣過切區域在與該半導體本體或半導體層的該表面 正交的方向的具至少1 0 0奈米的具最大厚度。 14. 根據申請專利範圍第9至1 3項中任一項的非揮發記憶 體胞元，另外包括： ' 一種通道區域在該源極區域與該汲極區域間被提供，其具 至少1 017公分_3的掺雜密度。

   第21頁