TW200307997A - Method for manufacturing semiconductor device and its manufacturing device - Google Patents

Method for manufacturing semiconductor device and its manufacturing device Download PDF

Info

Publication number
TW200307997A
TW200307997A TW092107613A TW92107613A TW200307997A TW 200307997 A TW200307997 A TW 200307997A TW 092107613 A TW092107613 A TW 092107613A TW 92107613 A TW92107613 A TW 92107613A TW 200307997 A TW200307997 A TW 200307997A
Authority
TW
Taiwan
Prior art keywords
substrate
film
processing chamber
plasma
magnetic field
Prior art date
Application number
TW092107613A
Other languages
English (en)
Other versions
TWI237313B (en
Inventor
Tadashi Terasaki
Shinji Yashima
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW200307997A publication Critical patent/TW200307997A/zh
Application granted granted Critical
Publication of TWI237313B publication Critical patent/TWI237313B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

200307997 隊、發辅說明 (發明說明應敘明：發明所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明） (一） 發明所屬之技術領域 本發明係有關於半導體裝置製造的方法及半導體製造 裝置，且特別有關於變形磁控管電漿處理裝置及使用該裝 置處理基板的半導體裝置的製造方法，其中更特別有關於 將基板表面氮化處理或氧化處理者。 (二） 先前技術 · 製造半導體裝置的製程中，包括氮化處理或氧化處理 基板表面的製程。該製程一般使用CVD (化學氣相沈積） 法，但要求CVD法氮化處理或氧化處理的膜的厚膜化。順 應該要求的CVD裝置有電漿增強處理裝置及高溫熱處理裝 ‘ 置。 、 電漿增強處理裝置爲人所知者例如有二極管平行板電 漿增強處理裝置。該等裝置裏，爲了達成氮化處理膜或氧 化處理膜的厚膜化，而控制用以將氣體電漿化的高頻電力 (RF電力）的輸出値，或在載置基板的承受器上連接用以 施加偏壓的高頻電源以控制對基板供應的偏壓電力。另外 ，在高溫熱處理裝置裏，爲了加厚氮化處理膜或氧化處理 膜的膜厚，必須將處理溫度提高至700°C以上做長時間的熱 處理。 但，使用二極管平行板電漿增強處理裝置並控制RF電 力的輸出値，如第6圖所示，即使將RF電力的輸出値提高 - 6 - 200307997 爲5 00W至2000W，膜厚至多約3nm。且膜厚變厚則面 厚均一性降爲約± 1 0〜± 1 5%。並且，控制偏壓電力的 ，由於必須在承受器連接高頻電源乃至低頻電源，裝 得複雜，成本面亦屬高價物。 另外，使用高溫熱處理裝置提高處理溫度的方法 電晶體形成後讓元件在高溫下長時間暴露使得電晶體 性大幅劣化，因此利用高溫處理以形成具有3 nm以上 的氮化膜或氧化膜的方法並不好。 (三）發明內容 本發明的課題在於解除上述習知技術的問題點， 半導體裝置的製造方法，當將基板表面作氮化處理或 處理之際，可厚而均勻且在低溫下便宜地形成處理膜。 根據本發明的第1個樣態， 提供一種半導體裝置的製造方法，使用的電漿增 理裝置係包括有··處理室；該處理室內用以支撐基板 板支撐體；及配置於前述處理室周圍的筒狀電極及磁 形成裝置，其特徵在於：對前述處理室之內部供應含 兀素之氣體，藉由對筒狀電極供應高頻電力所獲得之 電場以及從前述磁力線形成裝置所獲得之磁場令該含 元素之氣體產生電漿放電，以氧化被處理物而形成30〜 的氧化膜。 根據本發明的第2個樣態， 提供一種半導體裝置的製造方法，使用的電漿增 理裝置係包括有：處理室；該處理室內用以支撐基板 內膜 方法 置變 ，在 的特 膜厚 提供 氧化
強處 的基 力線 有氧 闻頻 有氧 '60A 強處 的基 -7- 200307997 板支撐體；連接該基板支撐體的線圈及電容器且係連接基 準電位的線圈及電容器；及配置於前述處理室周圍的筒狀 電極及磁力線形成裝置，對前述處理室之內部供應基板處 理用氣體，藉由對筒狀電極供應高頻電力所獲得之高頻電 場以及從前述磁力線形成裝置所獲得之磁場令該基板處理 用氣體產生電漿放電，並藉由至少改變線圈繞數或改變電 容器電容，以改變所形成的氧化處理膜或氮化處理膜或氧 氮化處理膜的厚度。 根據本發明的第3插樣態， 提供一種半導體製造裝置，使用的電漿增強處理裝置 係包括有：處理室；該處理室內用以支撐基板的基板支撐 體；連接該基板支撐體的線圈及電容器且係連接基準電位 的線圈及電容器；及配置於前述處理室周圍的筒狀電極及 磁力線形成裝置，對前述處理室之內部供應基板處理用氣 體’藉由對筒狀電極供應高頻電力所獲得之高頻電場以及 從前述磁力線形成裝置所獲得之磁場令該基板處理用氣體 產生電漿放電，並至少具備線圈繞數可變或電容器電容可 變中之任一。 該第3個樣態的半導體製造裝置，最好是，能夠進行 電槳氧化及電漿氮化，且當轉換於電漿氧化及電漿氮化之 際’至少要調整前述線圈繞數或變更電容器電容。 根據本發明的第4個樣態， ί!供一種半導體製造裝置，使用的電漿增強處理裝置 {系包^ ?舌有：處理室；該處理室內用以支撐基板的基板支撐 一 8- 200307997 體；及配置於前述處理室周圍的筒狀電極及磁力線形成裝 置’對前述處理室之內部供應基板處理用氣體，藉由對筒 狀電極供應高頻電力所獲得之高頻電場以及從前述磁力線 形成裝置所獲得之磁場令該基板處理用氣體產生電漿放電 ’並藉由改變前述基板支撐體的電位、前述基板支撐體的 阻抗、或前述基板支撐體與電漿產生區域之間的電位差以 改變氧化處理膜或氮化處理膜或氧氮化處理膜的厚度。 根據本發明的第5個樣態， 提供一種半導體裝置的製造方法，所使用的電漿增強 處理裝置係包括有：處理室；該處理室內用以支撐基板的 基板支撐體；及配置於前述處理室周圍的筒狀電極及磁力 線形成裝置，對前述處理室之內部供應基板處理用氣體， 藉由對筒狀電極供應高頻電力所獲得之高頻電場以及從前 述磁力線形成裝置所獲得之磁場令該基板處理用氣體產生 電漿放電，並藉由改變前述基板支撐體的電位、前述基板 支撐體的阻抗、或前述基板支撐體與電漿產生區域之間的 電位差以改變氧化處理膜或氮化處理膜或氧氮化處理膜的 厚度。 上述第1、第2、第5個樣態的製造半導體裝置的方法 裏，被處理物最好是，矽基板、或多晶矽膜、或氮化膜。 根據本發明的第6個樣態， 提供一種半導體裝置的製造方法，係使用變形磁控管 電漿處理裝置處理基板者，其特徵在於··氮化源或氧化源 之氣體經磁控管放電所產生的電漿，由調整基板之電位加 一 9一 200307997 以控制，並由該受控制之電漿對前述基板的表面作氮化處 理或氧化處理。 此處，變形磁控管電漿處理裝置，係藉由形成高頻電 場與磁場以引發磁控管放電以產生高密度電漿者，且與電 漿之產生無關能夠另行控制基板入射離子的能量。由於使 用了該等變形磁控管電漿處理裝置，只要調整基板的電位 ，單獨地，基板入射離子的能量即受控制，故能夠改變電 漿產生效率。因此，比爲了電漿之產生而控制高頻電力的 φ 場合，能夠在基板的表面形成厚的氮化處理膜或氧化處理 膜，面內膜厚也能夠均勻化。 最好是，將上述第6個樣態的半導體裝置的製造方法 所進行的處理製程與其前製程或與其後製程，在同一真空 β 室內連續處理。將上述第6個樣態的半導體裝置的製造方 法所進行的處理製程與其前製程或與其後製程，在同一真 空室內連續處理，能夠穩定地進行氮化處理或氧化處理， 能夠提高半導體裝置的特性。 φ 根據本發明的第7個樣態， 提供一種半導體製造裝置，有變形磁控管電漿處理裝 置的構造，包括在其內部形成電漿產生區域以處理基板的 真空容器；將成膜用氣體導入真空容器內的氣體導入系統 ;配置於前述真空容器的外周，在電漿產生區域內形成電 場，令導入真空容器內的成膜用氣體放電的放電用電極； 施加高頻電力以形成電場於放電用電極的高頻電力施加設 備；配置於真空容器的外周，在電漿產生區域內形成磁力 -10- 200307997 線，令磁力線捕捉因放電產生的電荷的磁力線形成裝置； 讓真空容器排氣以控制真空容器內的壓力的真空排氣系統 :加熱真空容器內的承受器的加熱裝置；連接承受器可調 整基板與接地之間的阻抗的阻抗可變機構。 (四）實施方式 以下，說明本發明的實施型態。用以實施本發明半導 體裝置的製造方法的電漿增強CVD處理裝置，係採用藉電 場與磁場能夠產生高密度電漿的變形磁控管電漿處理裝置 (以下，稱MMT裝置）。該MMT裝置，在確保氣密性的反 應室內設置基板，經氣體射義將基板處理氣體導入反應室 ，保持反應室內部於某固定壓力，對放電用電極供應高頻 電力以形成電場，並施加磁場以引起磁控管放電。放電用 電極所放出的電子，一邊飄移一邊繼續作擺線運動繞圈子 ，故壽命長而提高電離產生率，因此能夠產生高密度電漿 。該電漿將成膜用氣體激勵分解並引起化學反應，在基板 表面形成薄膜。不消說向來多所採用的電容性耦合電漿處 理裝置，也比電漿增強CVD處理裝置更可獲得高密度之電 漿。 第2圖顯示該等MMT裝置之示意構成。MMT裝置，其 內部形成反應室1的圓筒狀真空容器2係由下側容器3及 蓋在下側容器之上的上側容器4所構成。上側容器4由圓 頂型的氧化鋁（a 1 um i n a )或石英所形成，而下側容器3由 鋁所形成。加上後述的加熱器一體型的承受器5係由氮化 鋁、陶瓷或石英所構成，以便於處理之際降低進入膜中的 -11- 200307997 金屬污染量。 在真i谷器2的上部設有氣體導入口 6。氣體導入口 6 ，連接設在基板W對面的上壁的具有氣體噴孔7的蓮蓬頭 8 ’從氣體噴孔7對真空容器2內部供應做爲氮化源或氧化 源的成膜用氣體。又’在真空容器2的底部設有排氣口 12 ，讓處理後的氣體從承受器5的周圍往真空容器2的底部 方向流出。 做爲激勵所供應之氣體的放電裝置，設有圓筒形的放 電用電極10。放電用電極1〇設置於真空容器2的圓筒外 周中央部，包圍反應室1中央部位的電漿產生區域9。放 電用電極10透過阻抗匹配器13連接高頻電力施加設備14 〇 又，設有環狀的永久磁鐵1 1做爲磁力線形成裝置。永 久磁鐵11配置於放電用電極1〇外表面的上下部。上下永 久磁鐵1 1、1 1其沿著真空容器2的半徑方向的兩端（內週 ^而及外周端）帶有磁極》上下磁石1 1、1 1的磁極方向設定 爲反方向。因此，內周部磁極相互之間與外周部磁極相互 之間均爲相異磁極，據此，沿著放電用電極1 0的內周面在 圓筒的軸方向形成磁力線。 在真空容器2內的底部中央，配置用以載置基板W的 承受器5。承受器5能夠將基板W加熱。承受器5由例如 氮化鋁所構成，在內部一體地埋設電阻加熱器做爲加熱裝 置。由電阻加熱器能將基板加熱至約500°C。 又，在承受器5的加熱器內部，更裝設電極’該電極 - 12- 200307997 透過阻抗可變機構1 5接地。阻抗可變機構1 5，如 由線圈及可變電容器所構成，經由控制線圈的模型 制可變電容器的容量値，透過上述電極及承受器5 基板W的電位。 利用MMT裝置，改變線圈的模型數及電容器電 調整承受器5的電位、承受器5的阻抗、或承受器 漿產生區域之間的電位差，對於將氧化膜作成30〜 膜有顯著效果。針對這一點，利用提高電力、或延 時間、或調整處理溫度等其他方法雖也能夠增厚膜 如不設置線圈及電容器改變線圈的模型數及電容器 即無法讓氧化膜達到30〜60A厚度。以上情事對氮 言亦同。似此，改變線圈的模型數及電容器電容， 承受器5的電位、承受器5的阻抗、或承受器5與 生區域之間的電位差，即能夠從薄膜到厚膜廣泛地 又，承受器5與真空容器2絕緣，且真空容器 。又，均省略圖示，氣體導入口 6連接圓筒鋼瓶等 應裝置（未圖示）以構成氣體導入系統。排氣口 1 2 圖示之真空泵。又，在排氣口 12的近旁處設置調整 器2內部壓力的閥（未圖示），構成真空排氣系統t 第3圖顯示上述阻抗可變機構1 5的內部電路。 含電源，僅由被動兀件所構成。具體而言，線圈21 器2 3爲串聯連接。線圈2 1與電容器2 3連接在承受 接地之間。線圈21在數個處所設有端子2 2讓電感 後述， 數及控 可控制 容，以 5與電 60A厚 長處理 厚，但 電容， 化膜而 以調整 電漿產 調整膜 2接地 氣體供 連接未 真空容 電路不 與電容 器5與 成爲可 - 13- 200307997 變。任意地將端子2 2短路以控制線圈的模型數，可得目的 電感値。電容器2 3採用本身靜電容量可線性變更的可變電 容器。調整該線圈2 1與電容器23中至少一者，將阻抗可 變機構1 5調整至所欲之阻抗値，可控制基板W的電位。 以下說明在如上所述之構成裏，對矽等基板表面，或 對矽基板上所形成的基礎膜表面進行氧化處理或氮化處理 的方法。 基板W從真空容器2外部由機械手等基板搬送裝置（ φ 圖示略）搬入真空容器2內，移置於承受器5上。埋設於 承受器5的加熱器預先加熱，將基板W加熱至室溫〜70(TC 範圍內的最適合表面處理的既定溫度。用圖示略的排氣泵 保持真空容器2內於真空，維持壓力於0.1〜l〇〇Pa的範圍 _ 內。又，真空容器2內的氣體壓力，取決於氣體導入口 6 導入的處理氣體的流量，及排氣口 1 2連接的泵（圖示略） 的能力，及到泵爲止的排氣導率，及調整壓力的閥（圖示 略）。 籲 基板W既已加熱至既定溫度，從氣體導入口 6透過蓮 蓬頭8的氣體分散孔7，對真空容器2內的基板W的上面 (處理面）淋浴狀地供應氧02或氮N2。此際氣體流量在1 〇 〜5000sccm的範圍內。同時，從高頻電力施加設備14透 過阻抗匹配器1 3對放電用電極1 〇施加高頻電力。所施加 之電力，爲投入150〜2000W範圍內的輸出値。此際阻抗可 變機構1 5預先控制在既定的阻抗値。 受永久磁鐵1 1、1 1磁場的影響引發磁控管放電，在基 一 1 4 - 200307997 板W的上方空間因捕捉電荷而產生高密度電漿9。再藉由 所產生的高密度電漿9，在承受器5上的基板W的表面進 行電漿氧化處理或電漿氮化處理。又，表面處理之開始及 結束隨高頻電力之施加及停止而進行。表面處理結束後的 基板W，由搬送裝置往真空容器2外搬送，再接受下一個 基板W，進行同樣的處理。 此處，舉基板處理之一例，即使用半導體矽基板爲基 板W的非依電性記億體，加以說明。 φ 第7圖係顯示非依電性記億體之一例的縱剖面示意圖 。在溝渠104已形成的矽基板101的表面，形成Si02膜102 ，其上再形成SiN膜103。溝渠104裏埋有Si 02膜105。 在S i N膜1 0 3上，形成浮閘多晶矽層1 0 6，其上面及側面 w 更形成3丨02膜107。3丨02膜107上形成SiN膜108，SiN膜 108上更形成3丨02膜109^02膜107與SiN膜108與Si02 膜109而呈現所謂之ΟΝΟ構造1 10。Si02膜109上形成控 制閘多晶砂層1 1 1。 鲁 本發明之MMT裝置適合使用於下列場合，氧化矽基板 101的表面以形成Si02膜102的場合，氮化Si02膜102以 形成S i N膜1 03的場合，氧化浮閘多晶矽層1 06的上面及 側面以形成Si02膜107的場合，及氮化Si02膜107以形成 SiN膜108的場合。又，如SiN膜108以CVD法形成，本 實施型態之MMT裝置，也適合用來氧化SiN膜108以形成 Si02 膜 109。 在氮化Si02膜102以形成SiN膜103的場合，Si 02膜 - 15 - 200307997 102與SiN膜103的界面成爲氧氮化膜，爲氧與氮混在一 起的膜，而離前述界面的地方的膜，從例如氮濃度爲5 %以 下的地方起稱之爲S i 02膜，離前述界面的地方的膜，從例 如氧濃度爲5%以下的地方起稱之爲SiN膜。3丨02膜107、SiN 膜108、Si02膜109的界面同上所述形成氧氮化膜。 前已說明，基板W表面或基礎膜表面當氧化處理或氮 化處理時，預先將介設於承受器5與接地之間的阻抗可變 機構1 5，控制在既定之阻抗値。理由是，調整阻抗可變機 構1 5至既定阻抗値，即可控制基板W的電位，能夠形成具 有既定膜厚及面內膜厚均一性的氧化處理膜或氮化處理膜 。再說明如下。 第1A圖及第1B圖，顯示基板表面處理以氧化處理爲 例的氧化膜的特性變化。此處的氧化處理條件爲溫度400°C 、壓力20Pa、高頻電力500W、氧02500 sccm、時間1分鐘 。第1 A圖顯示氧化膜膜厚及面內膜厚均一性的特性圖，橫 軸爲構成阻抗可變機構1 5的可變電容器的容量可變量（可 變電容位置）（％ )，左縱軸爲氧化膜膜厚（A )，右縱軸 爲面內膜厚均一性（± % )。第1B圖顯示電壓特性圖’橫 軸爲可變電容器的容量可變量（可變電容位置）（％) ’縱 軸爲對應於基板電位的阻抗可變機構內部的峰對峰電壓 Vpp。該電壓Vpp，具體而言，爲後述第4圖所示可變電容 器25與固定電容器26連接點的高頻電壓。 由第1 A圖可知，改變承受器5與接地間插入的阻抗可 變機構1 5的阻抗，即可改變膜特性。又，由於改變之趨勢 - 1 6 - 200307997 比較線性，故膜厚、均一性均容易控制。並且，在20〜80% 範圍內改變可變電容器容量，即可進行約30A至約60人的 大範圍膜厚控制。又，在20〜80%範圍內改變可變電容器 容量，亦可進行±12〜±1. 5%的大範圍面內膜厚均一性的 控制。甚且，增加阻抗，則不僅增大氧化膜膜厚，亦能夠 提高面內膜厚均一性。 - 又，由第1B圖可知，在20〜80%範圍內改變可變電容 器容量，則峰對峰電壓Vpp改變於100〜7 00V的範圍。因 此，控制承受器的電位，即可將氧化膜膜厚控制於30〜60A 的範圍，且如同第1 A圖之說明，可將面內膜厚均一性控制 於± 12〜± 1 . 5%的範圍。又，將峰對峰電壓Vpp設定於100V 以下或700V以上，以擴大承受器電位的控制範圍，加大氧 化膜膜厚及面內膜厚均一性的可控制範圍亦屬可能。不過 ，承受器電位雖然能夠由被動元件所構成的阻抗可變機構 1 5所控制，但仍受到施加於放電用電極1 0的電壓的支配 ，故無法無限制地動作。理由如下，當高頻電力輸出値爲 例如約500W時，加在放電用電極10的峰對峰値Vpp爲約 700V。承受器5成爲插入由放電用電極10的施加電力所產 生的電場空間的天線。天線可接收的電磁波的強度，不會 比發送源放電用電極10的電壓大，所以，承受器電位Vpp 的上限，在上述處理條件下爲約700V。 如上所述，根據本實施型態，於氧化處理基板W表面 或基礎膜表面時，控制阻抗可變機構1 5的可變電容器的容 量以調整基板電位，即能夠形成具有所欲膜厚及面內膜厚 -17- 200307997 均一性的薄膜。 又，實施型態裏，爲了控制基板的電位，使用僅由無 電源的被動元件電路所構成的阻抗可變機構，比使用高頻 電源或低頻電源者，控制容易且構成簡單。 又，本實施型態裏，使用MMT裝置，能夠與電漿之產 生無關地另外控制基板入射離子的能量，由阻抗可變機構 單獨控制基板入射離子的能量，故由阻抗可變機構的容量 設定値，幾乎即決定膜厚，而不依賴其他處理條件。因此 ，本發明的處理條件可適用在MMT裝置可控制的全部範圍 。其處理條件已經敘述過，此處再整理如下。
溫度範圍 室溫〜700°C 壓力範圍 0 · IPa〜lOOPa 氣體流量 lOsccm〜5000sccm
高頻電力 1 50W〜2000W 然而，作高頻電力輸出値控制及偏壓電力供應控制的 平行板電極型電漿裝置，並無法做到上述MMT裝置藉阻抗 控制所爲之膜厚控制。原理上，即使是平行板電極型電漿 裝置，只要提高承受器電壓，可形成3nm以上的氧化膜或 氮化膜。但是，在平行板電極型電漿裝置，放電用電壓與 承受器電壓不能分開控制，提高承受器電壓則基板承受強 大電場，造成電漿損傷使得膜質惡化，膜厚均一性亦惡化 。在實施型態的MMT裝置，由放電用電極賦予電場’更由 磁力線捕捉電荷，故比起平行板電極型電漿裝置’提高了 電漿密度。甚且，爲了提高電漿處理效率，不利用用以產 -18 - 200307997 生電漿的放電用電極的電壓，而係控制可與電漿之產生分 開控制的承受器電位，故基板無電漿損傷，能夠好好維持 成膜之膜質。MMT裝置，如控制承受器之電位於數百V，即 可達成6nm以上的厚膜化，但即使是MMT裝置，如不控制 承受器電位，承受器之電位頂多約10〜20V，故無法實現3nm 以上之厚膜化。 ， 不過，於上述實施型態，必須一邊監測基板表面的電 性狀態，一邊控制阻抗可變機構的阻抗。反應基板表面電 性狀態的因素當中，從基板處理的結果作判斷，最好是採 用關於膜厚特性的重要因素。此處，最簡易又容易的因素 爲監測阻抗可變機構1 5內的高頻電壓Vpp的方法。但，監 測Vpp的方法，在膜厚等因果關係有不進明白之處。因爲 承受器本身有雜散阻抗，且因阻抗控制使電漿之電性特性 亦改變，故監測點的高頻電壓Vpp的物理意義變得曖昧。 該點，在監測流入承受器（基板）的高頻電流I pp的 方法上’並無上述物理意義曖昧之處。又，由最近的實驗 可知’電漿氮化處理上影響膜厚特性的重要因素，爲流入 承受器（基板）的高頻電流I pp。因此，基板表面的電性 狀態，不是用電壓，而是用電流加以監測比較好。 第4圖爲依電流監測作阻抗控制的說明圖。係監視插 入於承受器與接地之間的阻抗可變機構1 5的內部電流，並 回饋控制可變電容器以使得該電流達到最適値者。如圖示 ，構成承受器加上線圈2 4、可變電容器2 5的串聯電路， 可變電容器2 5與接地之間，並連接’固定電抗（電容器或線 -1 9 - 200307997 圈）26 °探查該固定電抗26上施加之高頻電壓Vpp，將之 轉換成電流’以監測流入承受器的高頻電流I pp。藉由將 監 '測所得之高頻電流的信號，回饋給驅動阻抗可變機構i 5 的可變電容器25的可變電容位置的電路，藉此，以控制流 入基板（承受器）的高頻電流。 第5圖顯示該控制之下，對高頻電流丨pp的膜厚特性 圖°橫軸爲高頻電流I pp ( a . u ·(任意單位）），縱軸爲 膜厚（A )。可知，增加高頻電流，可從3nm至6nm線性 地改變膜厚。 0 & ’在上述控制高頻電流的方法中，監測施加於帶 有P且抗的固定電抗上的高頻電壓，將該監測電壓轉換成高 _ m丨荒’再：回饋可變電容器，故能夠得到穩定的高頻電流 I PP ’結果’能夠實現穩定的基板處理。又，由於依影響基 丰反處理特性的強大高頻電流丨pp來控制基板表面狀態，故 能夠大範圍地改變膜厚。又，由於只要將高頻電壓轉換成 ® Μ即可’裝置上可直接利用阻抗可變機構，控制方法變 得簡便又便宜。 又’將上述實施型態所進行的氮化處理或氧化處理製 程’與其前製程或後製程，再同一個真空室內連續處理， 即能夠穩定地進行氮化處理或氧化處理，能夠提高半導體 裝置的特性。 根據本發明，當氮化處理或氧化處理基板表面之時， 使用變形磁控管電漿處理裝置藉由調整基板的電位以控制 電槳’故能夠在低溫下便宜地並且厚而且均勻地形成處理 -20- 200307997 膜。 至此，已顯示並說明各種典型的實施型態’本發明並 不限定於該等實施型態。因此，本發明的範圍’只限定於 下列申請範圍。 (五）圖式簡單說明 第1A圖係氧化膜膜厚及面內膜厚均一性對可變電容器 可變量的關係圖。 第1 B圖係承受器的高頻電位對可變電容器可變量的特 φ 性圖。 第2圖係實施本發明製造半導體裝置的方法的單晶圓 式變形磁控管電漿處理裝置（MMT )的縱剖面圖。 第3圖係實施型態裏，阻抗可變機構的電路構成圖。 . 第4圖係其他實施型態裏，阻抗可變機構的電路構成 圖。 第5圖係其他實施型態裏，膜厚對高頻電流的特性圖 第6圖係習知例的電漿增強處理裝置裏，氧化膜膜厚 及面內膜厚均一性對高頻電力値的特性圖。 第7圖係說明適用於本發明MMT裝置的非依電性記憶 體的縱剖面示意圖。 主要元件符號說明： 1 反應室 2 真空容器 3 下側容器 -21- 上側容器 承受器 氣體導入口 氣體噴孔 蓮蓬頭 電漿產生區域 放電用電極 永久磁鐵 排氣口 阻抗匹配器 高頻電力施加設備 阻抗可變機構 線圈 端子 電容器 線圈 可變電容器 固定電抗 固定電容器 矽基板 Si02 膜 SiN膜 溝渠 - 22- 200307997
105 Si〇2膜 106 浮閘多晶矽層 107 Si〇2膜 108 SiN膜 109 Si〇2膜 1 10 ΟΝΟ構造 111 控制閘多晶矽層 W 基板
-23 -

Claims (1)

  1. 200307997 拾、申請專利範圍 1. 一種半導體裝置的製造方法，所使用的電漿增強處理裝 置係包括有：處理室；基板支撐體，用以在該處理室內 支撐基板；筒狀電極及磁力線形成裝置，係配置於該處 理室周圍者，其特徵在於： 將含有氧元素之氣體供應於該處理室之內，藉由對 筒狀電極供應高頻電力所獲得之高頻電場以及從該磁力 線形成裝置所獲得之磁場，令該含有氧元素之氣體產生 電漿放電，以氧化被處理物而形成30〜60A的氧化膜。 2 . —種半導體裝置的製造方法，所使用的電漿增強處理裝 置係包括有：處理室；基板支撐體，用以在該處理室內 支撐基板；線圈及電容器，係連接於該基板支撐體的線 圈及電容器且係連接基準電位者；筒狀電極及磁力線形 成裝置，係配置於該處理室周圍者， 將基板處理用氣體供應於該處理室之內，藉由對筒 狀電極供應高頻電力所獲得之高頻電場以及從該磁力線 形成裝置所獲得之磁場，令該基板處理用氣體產生電漿 放電，並藉由至少改變線圈繞數或改變電容器電容，以 改變所形成的氧化處理膜或氮化處理膜或氧氮化處理膜 的厚度。 3 · —種半導體製造裝置，所使用的電漿增強處理裝置係包 括有：處理室；基板支撐體，用以在該處理室內支撐基 板；線圈及電容器，係連接於該基板支撐體的線圈及電 容器且係連接基準電位者；筒狀電極及磁力線形成裝置 -24- 200307997 ，係配置於該處理室周圍者’ 將基板處理用氣體供應於該處理室之內’藉由對筒 狀電極供應高頻電力所獲得之高頻電場以及從該磁力線 形成裝置所獲得之磁場，令該基板處理用氣體產生電漿 放電，並至少具備有線圈繞數可變或電容器電容可變中 之任一 ° 4 .如申請專利範圍第3項之半導體製造裝置，其中係能夠 進行電漿氧化及電漿氮化處理，且在轉換電漿氧化及電 漿氮化之際，至少要調整該線圈繞數或變更電容器電容 〇 5. —種半導體製造裝置，所使用的電漿增強處理裝置係包 括有：處理室；基板支撐體，用以在該處理室內支撐基 板；筒狀電極及磁力線形成裝置，係配置於該處理室周 圍者， 將基板處理用氣體供應於該處理室之內，藉由對筒 狀電極供應高頻電力所獲得之高頻電場以及從該磁力線 形成裝置所獲得之磁場，令該基板處理用氣體產生電漿 放電，並藉由改變該基板支撐體的電位、該基板支撐體 的阻抗、或該基板支撐體與電漿產生區域之間的電位差 ，以改變氧化處理膜或氮化處理膜或氧氮化處理膜的厚 度。 6. —種半導體裝置的製造方法，所使用的電漿增強處理裝 置，係包括有··處理室；基板支撐體，用以在該處理室 內支撐基板；筒狀電極及磁力線形成裝置，係配置於該 -25- 200307997 處理室周圍者， 將基板處理用氣體供應於該處理室之內，藉由對筒 狀電極供應高頻電力所獲得之高頻電場以及從該磁力線 形成裝置所獲得之磁場，令該基板處理用氣體產生電漿 放電，並藉由改變該基板支撐體的電位、該基板支撐體 的阻抗、或該基板支撐體與電漿產生區域之間的電位差 ，以改變氧化處理膜或氮化處理膜或氧氮化處理膜的厚 度。 7 ·如申請專利範圍第1項之半導體裝置的製造方法，其中 ’該被處理物爲砂基板、或多晶砂膜、或氮化膜。
    2 6 -
TW092107613A 2002-04-03 2003-04-03 Method for manufacturing semiconductor device TWI237313B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002101103 2002-04-03
JP2002145759 2002-05-21

Publications (2)

Publication Number Publication Date
TW200307997A true TW200307997A (en) 2003-12-16
TWI237313B TWI237313B (en) 2005-08-01

Family

ID=29552260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092107613A TWI237313B (en) 2002-04-03 2003-04-03 Method for manufacturing semiconductor device

Country Status (3)

Country Link
US (1) US20030219989A1 (zh)
KR (1) KR20030079785A (zh)
TW (1) TWI237313B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452928B2 (ja) * 2006-09-27 2014-03-26 ダブリュディ・メディア・シンガポール・プライベートリミテッド 磁気記録媒体の製造方法、及び積層体の製造方法
JP5238332B2 (ja) * 2008-04-17 2013-07-17 株式会社東芝 半導体装置の製造方法
JP5388306B2 (ja) 2010-04-13 2014-01-15 富士フイルム株式会社 プラズマ酸化方法及びプラズマ酸化装置
JP6396822B2 (ja) * 2015-02-16 2018-09-26 東京エレクトロン株式会社 プラズマ処理装置のサセプタの電位を制御する方法
US11289310B2 (en) * 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6068784A (en) * 1989-10-03 2000-05-30 Applied Materials, Inc. Process used in an RF coupled plasma reactor
US6835279B2 (en) * 1997-07-30 2004-12-28 Hitachi Kokusai Electric Inc. Plasma generation apparatus
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치

Also Published As

Publication number Publication date
TWI237313B (en) 2005-08-01
KR20030079785A (ko) 2003-10-10
US20030219989A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
CN109950119A (zh) 等离子体处理装置以及等离子体处理方法
US11508554B2 (en) High voltage filter assembly
US8481433B2 (en) Methods and apparatus for forming nitrogen-containing layers
TWI729502B (zh) 用於電漿處理處理腔室之方法
KR20140034705A (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
WO2000001007A1 (fr) Procede de traitement au plasma
KR101158465B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
JP2005150637A (ja) 処理方法及び装置
JP4119029B2 (ja) 半導体装置の製造方法
TWI243422B (en) Semiconductor device producing method and semiconductor producing device
TW200307997A (en) Method for manufacturing semiconductor device and its manufacturing device
KR101080116B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
JP2004047950A (ja) 半導体装置の製造方法および半導体製造装置
CN100461341C (zh) 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备
JP2009224772A (ja) 半導体デバイスの製造方法及び半導体デバイス製造装置及び半導体デバイス製造システム
JPWO2004049423A1 (ja) 半導体装置の製造方法
US20090253272A1 (en) Method for manufacturing semiconductor device and substrate processing apparatus
JP2011165743A (ja) 半導体装置の製造方法
JP2008311460A (ja) 半導体装置の製造方法
WO2022168642A1 (ja) プラズマ処理装置及びプラズマ処理方法
US20120070913A1 (en) Method of manufacturing a semiconductor device and substrate processing apparatus
JP2008066736A (ja) 半導体装置の製造方法
KR100845887B1 (ko) 플라즈마 처리 방법 및 장치 그리고 이에 의해 제조된반도체 기판
JP2008270764A (ja) 基板処理装置、及び基板処理装置における半導体製造方法
JP2005235432A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent