TW200304694A - Circuit board and electronic device, and method of manufacturing same - Google Patents
Circuit board and electronic device, and method of manufacturing same Download PDFInfo
- Publication number
- TW200304694A TW200304694A TW091137525A TW91137525A TW200304694A TW 200304694 A TW200304694 A TW 200304694A TW 091137525 A TW091137525 A TW 091137525A TW 91137525 A TW91137525 A TW 91137525A TW 200304694 A TW200304694 A TW 200304694A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- insulating layer
- solder
- circuit board
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0588—Second resist used as pattern over first resist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
200304694 A7 ___B7 五、發明説明(i ) [發明所屬之技術領域] 本發明是關於電路基板、電子機器、以及前述電路基 板及電子機器之製造方法。尤其和使用以無鉛(Pb)焊接合金 取代鉛-錫共晶焊錫實施焊接之電路基板、及具有無Pb焊 接部之電子機器、以及其製造方法相關。 [先前技術] 以往,具有安裝著具有2電極等之構造的電子構件(晶 片兀件)及晶片兀件之基板的電子機器,實施晶片元件之電 極及基板之電極連接時,會在將焊接糊印刷至基板電極後 再將構件載置其上,此時,會從該電極面之背側壓附晶片 元件方式來和基板連接。 又,現在在日本國內,正在進行替代Sn-37mass%Pb(以 下簡稱爲Sn-37Pb)共晶焊接之焊接的開發及硏究,替代焊 錫以Sn-3Ag-0.5Cu系爲中心,另外,尙有在Sn-3Ag-0.5Cu 系添加Bi、In等之物、以及Sn-Zn系、Sn-Sb系、及Sn-lAg-57Bi 等。 和Sn-37Pb共晶焊錫相比,替代無Pb焊錫之可濕性及 熔融分離性較差。而電路基板之配線圖案的焊錫提供上, 會利用印刷、或以和圖案相同之印刷遮罩形狀來複印焊接 糊方式。以往之Sn-37Pb共晶焊錫時,一般會採用電路基板 圖案及印刷遮罩圖案相同之方式。 [發明內容] 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐Ί --:--L--: I ^^衣-- (請先閱讀背面之注意事項再填寫本頁) 、訂 經濟部智慧財產局員工消費合作社印製 5- 200304694 A7 B7 五、發明説明(2 ) 然而,以複印(印刷)方法等提供電路基板電極之焊錫, 然後,將電子構件(半導體裝置)壓附基板進行連接時,在回 流後會在基板電極之旁邊形成不必要焊球之問題。 又,在基板電極之形成,以無鉛之無Pb焊錫取代傳統 之含鉛焊錫(例如Sn-37Pb焊錫)時,則不會產生此問題。 這些不必要焊球若在基板電極間移動,則會成爲電性 短路之事故原因,也是降低電子機器之信賴性的原因。 本發明之目的就在提供一種電路基板,在將晶片元件 或半導體裝置安裝至基板上時,不會形成不必要焊球。尤 其是,提供一種電路基板,使用無Pb焊錫時不會形成不必 要焊球。 又,本發明之其他目的,就是提供具有不會形成不必 要焊錫之連接部且具高信賴性之電子機器。 又,本發明之其他目的,就是改善電子機器之製造方 法的廢料率。 針對爲了實現前述目的而在本申請書中提出之發明, 以其中較具代表者爲例,進行如下所示之槪略說明。 本發明之電路基板具有和晶片元件之電極相連的第1 電極及第2電極、以及在對應該第1電極及第2電極之位 置會形成開口部之第1絕緣層,而且,該第1絕緣層之開 口部的形狀,至少該第1電極之邊緣部及該第2電極之邊 緣部當中,位於該晶片元件之下方的區域,不會被該第1 絕緣層覆蓋。 又,本發明之電路基板具有和晶片元件之電極相連的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 、τ 經濟部智慧財產局員工消費合作社印製 -6- 200304694 A7 B7 五、發明説明(3 ) 第1電極及第2電極、以及在對應該第1電極及第2電極 之位置會形成開口部之第1絕緣層,而且,在位於該晶片 元件之下方的區域內,該第1電極及第1絕緣層間具有第1 間隙部,且該第2電極及第1絕緣層間具有第2間隙部。 本發明爲具有和晶片元件之電極相連的第1電極及第2 電極、以及和該第1電極及第2電極電性相連之配線的電 路基板之製造方法,而且,具有在基板上形成配線及電極 的步驟、以及在基板上形成對應該電極設置開口部之第1 絕緣層的步驟,又,該開口部之形成上,至少該第1電極 之邊緣部及該第2電極之邊緣部當中,位於該晶片元件之 下方的區域,不會被該第1絕緣層覆蓋。 又,具有在前述電路基板上載置前述晶片元件之特徵 的電子機器。 [實施方式] 以下,以實施例來詳細說明本發明。 首先,發明者針對不必要焊錫(不必要焊球)的殘留原因 等進行各種檢討。 第1圖是利用焊接糊將電子構件(晶片元件)1以焊接方 式安裝於電路基板之電極2(亦稱爲配線圖案2)時,出現不 必要焊錫殘留9(亦稱爲不必要焊球9)的情形。 具體而言,第1圖(a)是利用遮罩圖案將焊接糊印刷至 電路基板之電極2的情形。在第1圖⑴中,在焊接糊之印 刷塗敷尺寸和第1防焊錫之開口部4(窗口部4)之尺寸大致 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) —^— ί—.—— (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 200304694 A7 B7 五、發明説明(4 ) 相同的情形下,對開口部提供焊錫的狀態。 :--Γ.--. I 衣-- (請先閲讀背面之注意事項再填寫本頁) 此時,利用遮罩圖案及遮罩進行印刷的焊接區域,位 於內側且比防焊錫開口部4稍小,可利用回流爐內之滴垂 、及焊錫之少許潮濕擴散等使電極2(端子2)整體變成潮濕 〇 若遮罩印刷圖案之大小和防焊錫開口部4相同,則在 基板及印刷用遮罩之位置偏離較大的部位上,焊錫供應部 及防焊錫開口部4會出現位置偏離,在焊接糊發生滴垂(過 度擴散)時,將無法回到基板電極2而成爲出現獨立焊球殘 留9之原因。又,遮罩圖案可使用一般Sn-Pb共晶焊錫所使 用之遮罩圖案。 其次,第1圖(b)爲將具有金屬化電極(例如,Ni/Sn電 鍍)之2電極構造的晶片元件1 ( 1 608晶片)載置於電極2之 情形。 經濟部智慧財產局員工消費合作社印製 如第1圖(b)所示,通常,將2電極構造之電子構件連 接至基板電極時,電子構件之電極會連接相向之基板電極2 之內側。亦即晶片元件1之電極的連接位置,會較基板電 極2稍爲靠近內側。因此,以從電子構件之電極面的背面 壓附電子構件1方式安裝時,焊接糊會從電子構件之下側( 相對之基板電極間)流出。 第1圖(c)爲電子構件1安裝於基板電極2上之狀態, 通過回流爐(回流溫度約220°C〜約260t )後,在晶片元件 附近形成100〜500 // m直徑之大型不必要焊球9時的外觀 。又電子構件1及基板電極2利用焊接部1〇進行連接。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -8 - 200304694 A7 B7 五、發明説明(5 ) 形成不必要焊球9之原因,就是載置電子構件(半導體 晶片)而將電子構件壓附時,提供給電極2之部分焊錫會從 電子構件之下方被擠壓至非電極2之位置,回流後,無法 回到基板電極(墊)上。 尤其是使用無鉛焊錫(例如,Sn-3Ag-0.5Cu、融點:217〜 221°C )時,因基板電極2(例如Cu電極)上不易形成潮濕擴散 ,和傳統含鉛焊錫相比,必須對基板電極2提供較多之焊 錫。因此,壓附電子構件1時,會超越圍繞基板電極2邊 緣之防焊錫,焊錫很容易就會流出,而使不必要焊球9顯 著增加。又,雖然無鉛焊錫中之Ag、Cu的組成量有若干不 同,但也會形成此種焊球9。 發明者爲了防止不必要焊球、電橋之形成,針對電路 基板之電極2,進行各種焊接糊之印刷遮罩形狀的檢討,終 於在某特定條件下,防止不必要焊球之產生。然而,焊接 印刷用遮罩及電路基板之位置偏離較大時、或用無鉛焊錫 時,則無法完全防止焊球、焊接電橋等之產生。 其次,針對焊接印刷用遮罩有少許位置偏離時、及使 用無鉛焊錫時,進一步檢討不會產生不必要焊球之方法。 此外,針對電路基板之防焊錫進行檢討,而可完全防止不 必要焊球之產生及焊接電橋之產生。以下,參照圖面實施 具體說明。 又,對晶片元件尺寸不同之1005、2125、3216、3225 等,亦可以和1 608晶片元件相同之方法處理,且在實驗中 已証實具有相當大的效果,故此處以1608晶片元件爲代表 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --:--L--.I^^衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -9- 200304694 A7 B7 五、發明説明(6 ) 實例。 第2圖爲在本發明一實例之電路基板上安裝晶片元件( 電子構件)的狀態。第2圖(a)爲表示晶片元件(1608晶片元 件)1、電路基板之電極2(Cu墊圖案區域2)、焊接糊供應區 域3、第1防焊區域4、及第2防焊區域6(亦稱爲壓印防焊 )之關係的平面圖。第2圖(b)爲第2圖(a)之平面圖的中央部 5剖面。 如第2圖(a)所示,傳統上,會以覆蓋基板電極部週圍 的方式來形成第1絕緣層(第1防焊層),但在本實施例中, 部分電極部並未被第1防焊區域4覆蓋。 如上所示,基板電極2(Cu墊)的至少一部分未被防焊區 域覆蓋,而在電極2及第1防焊區域4間形成間隙部8 ,故 可在電極2之側面形成防止焊接糊滴垂及防止焊錫流出之 積存部8。利用此方式,即使焊接糊流至積存部8,亦不會 脫離基板電極2之範圍,故提供給電極之焊錫(供應焊錫)熔 融時,因焊錫之表面張力作用等而流入積存部8的焊錫, 亦會靠向基板電極2上之焊錫而成一體化,故不會產生焊 球。 又,在安裝著電子構件之最終製品狀態時,提供給基 板電極之焊錫的一部分存在於防止焊錫流出之積存部8亦 可。亦即,只要提供給基板電極之焊錫未超過積存部8,就 不會產生不必要焊球9及電極間短路。 又,位於晶片元件1之下側的電極2區域,最好未被 第1防焊區域覆蓋。通常,具有2電極以上之晶片元件時 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --:--Γ.--- — 衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -10- 200304694 A7 B7 五、發明説明(7 ) ,因晶片元件會載置於電極墊之內側,內側(晶片下部)之焊 接糊會被擠壓,而在回流時容易出現焊錫外流的情形。因 此,如第2圖所示,晶片元件具有2電極時,將間隙部8 設於相鄰之基板電極2的內側(最好爲中央附近),可防止焊 錫流出及防止焊接電橋。 又,不但在相鄰之電極墊的內側設置間隙部8 ,最好在 載置晶片元件1之區域的側面部也設置間隙部8。又,在前 面是針對第1防焊區域只有一處從基板電極2突出之形狀 進行說明,然而,突出之部分可以爲複數。 又,基板電極2不一定爲四角形,亦可以爲圓形。 其次,針對對電路基板提供焊錫時使用之遮罩、及提 供之焊錫的形狀進行說明。 由第2圖之焊錫塗敷形狀可知,焊錫印刷用金屬遮罩 及提供之焊錫,相對於相對之電極爲凸型圖案。對對應晶 片元件1之基板的相對電極提供的焊錫量,應少於電極2 爲相對方向時,從基板上面觀看基板電極2上之焊錫形狀 時,最好爲凸型形狀。亦即,採用故意將焊錫集中於中央 部及集中於積存部8之設計。 採用凹型之金屬遮罩供應焊錫時,因凹型會使焊錫相 對於中心軸而朝兩側分開,故兩側之平衡不佳,甚至失去 平衡而使晶片朝其中一側旋轉而發生墓碑現象。和前述方 式相比,利用金屬遮罩之焊錫供應,以集中於晶片中央部 之凸形(有各種形狀)爲佳。其中,前端形狀又以端部爲平行 之凸形最佳。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --K--1---- (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -11 - 200304694 A7 _B7_ 五、發明説明(8 ) --K——l· ——I — (請先閲讀背面之注意事項再填寫本頁) 其次,針對第2絕緣層4(第2防焊4)進行說明。如第 2圖所示,至少應在載置著電子構件之區域上的第1防焊上 形成第二防焊。第8圖及第9圖是實驗時實形成第1及第 二防焊之電路基板的圖。第9圖爲第8圖之電路基板中載 置晶片元件之區域(81 0D周圍)的放大圖。第9圖之中央有 對應2電極晶片元件之基板電極,提供基板電極之焊錫。 在電路基板上形成第1防焊,而在對應2電極晶片元件之 電極間則形成第2防焊。又,位於基板電極之下方的810D 等標誌爲載置之電子構件的識別標誌。 利用此第2防焊,可防止焊接糊越過防止焊錫流出之 積存部8,以及防止焊接電橋之產生。 第2圖中爲Η形之第2防焊。通常,在安裝晶片元件 時,提供之焊接糊會因爲壓附晶片元件而被擠壓至無晶片 元件1電極端子之部位。故在回流時之表面張力的作用下 ,會產生不必要焊球9。此現象亦容易發生於晶片元件1之 側面區域。 經濟部智慧財產局員工消費合作社印製 因此,利用在晶片元件之下方、以及晶片元件之側面 部周圍形成第2防焊,回流時從基板電極被擠壓出來的焊 錫因位於可回到基板電極上之距離,故可防止不必要焊球 之形成及電極間之短路。 當然,亦可在基板電極2之周圍整體形成第2防焊。 其次,針對電路基板之形狀進行說明。電路基板之基 板電極2(Cu墊)的厚度約爲40 // m、第1絕緣層(第1防焊) 的厚度約爲30± 5 // m、第2絕緣層(第2防焊)的厚度約爲 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' -12- 200304694 A7 B7 五、發明説明(9 ) 15± 5# m、焊錫之印刷塗敷膜的厚度約爲150// m。 第2防焊膜厚之上限必須爲不接觸安裝第2防焊之晶 片元件1之底面。從基板7之安裝面(上面)至晶片元件1之 底面爲止的距離(T),不得大於第1防焊之厚度(T1)及第2 防焊之厚度(T2)的和(T>T1+T2)。此時,T是由基板電極 2(Cu圖案電極)之厚度(Τ3)及焊接糊之量(高度:Τ4)來決定。 因爲供應給電極之焊錫的量及基板電極2之厚度等亦 會產生影響,故無法爲統一之數値,然而,第2防焊膜厚 最好爲第1防焊膜厚之1/3至2/3。 又,位於晶片元件1之下部,亦即橫切過相對之電極 部的第1防焊及第2防焊的端部距離約爲0.1〜〇.2mm。又 ,電極端部邊及第1防焊突出端部邊的距離約爲0.2〜 0.3mm。在此範圍內,不會形成不必要焊球9及焊接電橋。 其次,針對本實施例之電路基板的製造方法進行說明 〇 首先,利用印刷或光刻技術在基板上形成配線圖案(含 電極)。此時,基板可以爲陶瓷基板、印刷基板等傳統使用 之基板。 其次,使用絕緣材料,形成具有基板電極之開口的第1 防焊。利用印刷法或光刻法形成第1防焊。印刷法可以較 便宜的成本形成防焊,而光刻法則可形成對應較狹窄間隔 之配線圖案的防焊。又,第1防焊之形狀形成上,如前面 說明所示,有部分電極2會被覆蓋。 形成第1防焊後,在對應載置於基板上之電子構件(晶 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公羡) --K--t--.l· 衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -13- 200304694 A7 B7 五、發明説明(10) 片元件)等的位置上,壓印識別標誌(例如,晶片元件編號等 )。經過前述步驟形成基板。 又,必要時,亦可形成第2防焊(壓印防焊)。第2防焊 亦可採用印刷法或光刻法之其中一種方法來形成。 第1防焊及第2防焊之形成上,有(1)光刻-微影成像蝕 刻、(2)微影成像鈾刻-印刷、(3)印刷-微影成像蝕刻、(4)印 刷-印刷之組合。 如其中之(1)及(3),以微影成像蝕刻法形成第2防焊時 ,因可形成微細且精度良好之第2防焊,故可對應微細之 電極圖案。然而,第2防焊之形成步驟中,例如,必須選 擇適當蝕刻液,避免蝕刻液等破壞第1防焊。尤其是(1)時 ,必須改變形成第1防焊及第2防焊之絕緣層的材料。 另一方面,(2)及(4)時,使用於第2防焊之蝕刻液及第 2防焊材料的選擇上就不必十分嚴格。又,第2防焊之厚度 可自由變更。然而,印刷法時,則必須準備新的印刷遮罩 。又,不易實施如光刻技術等之微細加工。因此,因爲至 少在位於晶片元件之下方的基板電極間形成之第1防焊上 形成,若晶片元件已經小型化,則很難以印刷法處理。 又,在第2圖中,以2階段方式來形成位於Cu圖案2 間之防焊,然而,並非一定需要第2防焊。亦即,形成第2 防焊之目的,只是進一步防止焊接糊超越第1防焊而已。 前面是以不同步驟針對形成晶片元件1之識別標誌的 壓印步驟 '及第2防焊之形成步驟進行說明。若第2防焊 使用之材料採用和壓印使用之材料相同之材料,可以在同 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --J--l·*---— -^^衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -14 - 200304694 A7 ___B7_ 五、發明説明(H) 一步驟中形成識別標誌及第2防焊。利用此方式,不必另 外設置第2防焊之形成步驟,卻可進一步防止焊錫之流出 ,且可以較便宜之成本製造高信賴度的配線基板。 發明者在140〜165 °C、lh之條件下實施第1防焊之熟 化,然後,在30°C、900〜1 500mj/cm2、30s之條件下利用 紫外線實施第2防焊之熟化,形成電路基板。 第3圖爲應用於3225大型晶片時之平面圖的模式。第 2防焊(壓印防焊)之晶片側面部塗敷範圍,較小之晶片只需 塗至晶片端部即可。而較大晶片之塗敷寬度應較廣,以便 使端部容易發生焊錫滴垂的位置位於防焊塗敷區域內。 又,位於晶片元件之下部,亦即橫切過相對電極部之 第1防焊及第2防焊的端部距離,不論大、小晶片,最好 爲 0.1 〜0.2mm 0 因此,大型晶片時,位於晶片元件之下方的第2防焊 寬度必然會變大。如果寬度變大,則形成上不必採用第3 圖所示之Η形,而可採用背面相接之 形。 大型晶片時,因爲必須確保充分之焊錫量,而採用在 電極(Cu圖案)後方之周圍塗敷較多量的方式。又,在電極 後方塗敷較多焊錫,並不會出現不必要焊球殘留的情形。 此種防止焊球發生、及防止電橋發生之效果,亦已對 1005、2125、3216、3225等從小到大之晶片進行確認。傳 統方法上,較大焊球殘留之機率方面,傳統之Sii-Pb共晶 焊錫雖然低於無Pb焊錫,然而,當條件較差時仍會發生。 亦即,使用本實施例之電路基板,不但對傳統Sn-Pb共晶 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ——·——rl·——I — (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -15- 200304694 A7 B7 五、發明説明(12) 焊錫具有防止不必要焊球之發生及防止電極間短路之效果 ,對無給焊錫亦有效。 前面是針對具有2電極之晶片元件進行說明。然而, 本實施例並未限定於此,如第4圖所示,亦可應用於安裝 著具有4電極之晶片元件的基板上,當然也會獲得相同的 效果。 又,不但可應用於晶片元件,亦可應用於如第5圖及 第6圖所示之安裝著半導體裝置及基板之基板上。第5圖 爲安裝著具有週邊電極之半導體裝置的基板之第1防焊形 狀,第6圖則爲安裝著具有平面矩陣式電極構造之半導體 裝置的基板之第1防焊形狀。 又,具有多數電極之晶片元件及半導體裝置時,對應 基板電極形成之第1防焊的開口部,並不一定要相同。例 如,如第5圖所示,因半導體裝置之下方容易產生不必要 焊球,故第1防焊之形成上,最好在半導體裝置之中央部 形成較大的焊錫積存部。 在前面說明之電路基板上載置半導體裝置、晶片元件 ,形成電子機器。第7圖爲電子機器之製造步驟的流程圖 〇 此時,使用於電子機器之電路基板,至少對應晶片元 件之電極應具有前述說明所示之第1防焊形狀。又,當然 亦可採用前述說明之第2防焊形狀。 又,針對對應載置之所有電子構件(晶片元件、半導體 裝置等)的基板電極、以及第1及第2防焊,應用前面說明 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " I — L- — t———I (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -16- 200304694 A7 B7 五、發明説明(13) 之電路基板實施例的內容。 本實施例之電子機器,因可防止電路基板上之殘留不 必要焊錫、及防止焊接電橋之形成,故可改善電子裝置之 廢料率,並提高信賴性。 以上,是依據實施形態具體說明本發明者之發明,本 發明並未限定爲前述實施形態,只要在未脫離其要旨之範 圍內,可實施各種變更。 又,前述實施例所揭示之觀點的代表者如下所示。 (1) 本發明之電路基板具有和晶片元件之電極相連的 第1電極及第2電極、以及在對應該第1電極及該第2電 極之位置會形成開口部之第1絕緣層,其特徵爲,該第1 絕緣層之開口部的形狀,至少該第1電極之邊緣部及該第2 電極之邊緣部當中,位於該晶片元件之下方的區域不會被 該第1絕緣層覆蓋。 (2) 如前述(1)之電路基板,前述晶片元件之下方區域 ,前述第1電極及前述第1絕緣層間具有第1間隙部,前 述第2電極及前述第1絕緣層間具有第2間隙部。 (3) 本發明之電路基板具有和晶片元件之電極相連的 第1電極及第2電極、以及在對應該第1電極及第2電極 之位置會形成開口部之第1絕緣層,其特徵爲,在位於該 晶片元件之下方的區域內,該第1電極及第1絕緣層間具 有第1間隙部,且該第2電極及第1絕緣層間具有第2間 隙部。 (4) 如前述(2)或(3)之電路基板,前述第1間隙部及前 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " -17- ——:——-l·———鬌衣II (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 200304694 A7 B7 五、發明説明(14) 述第2間隙部之目的,是爲了防止前述第1電極及前述第2 電極之短路。 (5) 如前述(2)或(3)之電路基板,前述第1間隙部及前 述第2間隙部的目的,是用以積存從前述第1電極及前述 第2電極擠壓出之焊錫。 (6) 如前述(1)或(3)之電路基板,前述第1絕緣層上之 前述第1電極及前述第2電極間的區域上,具有第2絕緣 層。 (7) 如前述(6)之電路基板,前述第1電極及前述第2 電極間之側面部亦會形成前述第2絕緣層。 (8) 如前述(6)之電路基板,前述第1絕緣層及前述第2 絕緣層爲不同之材料。 (9) 如前述(6)之電路基板,前述第2絕緣層之高度爲 不會接觸到載置前述晶片元件時之該晶片元件的下面。 (10) 如前述(1)或(3)之電路基板,前述第1電極上有第 1焊接糊,前述第2電極上有第2焊接糊,該第1焊接糊及 該第2焊接糊皆爲無鉛焊錫材料。 (11) 如前述(1)或(3)之電路基板,前述第1電極上有第 1焊接糊,前述第2電極上有第2焊接糊,在前述晶片元件 之下方,該第1焊接糊及該第2焊接糊爲相對突出之形狀 〇 (12) 本發明爲具有和晶片元件之電極相連的第1電極 及第2電極、以及和該第1電極及第2電極電性相連之配 線的電路基板製造方法,其特徵爲,具有在基板上形成配 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----L--,I^^衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -18- 200304694 A7 B7 五、發明説明(15) 線及電極的步驟、以及在基板上形成對應該電極設置開口 部之第1絕緣層的步驟,又,該開口部之形成上,至少該 第1電極之邊緣部及該第2電極之邊緣部當中,位於該晶 片兀件之下方的區域,不會被該弟1絕緣層覆蓋。 (13) 如前述(12)之電路基板製造方法,更具有在前述 第1絕緣層上之前述第1電極及前述第2電極間的區域上 形成第2絕緣層之步驟。 (14) 如前述(13)之電路基板製造方法,以不同方法形 成前述第1絕緣層及前述第2絕緣層。 (1 5)如前述(1 3)之電路基板製造方法,前述第1絕緣 層以微影成像鈾刻法形成,前述第2絕緣層亦以微影成像 蝕刻法形成。 (16) 如前述(13)之電路基板製造方法,前述第1絕緣 層以微影成像鈾刻法形成,前述第2絕緣層則以印刷法形 成。 (17) 如前述(13)之電路基板製造方法,前述第1絕緣 層以印刷法形成,前述第2絕緣層以微影成像蝕刻法形成 〇 (18) 如前述(13)之電路基板製造方法,前述第1絕緣 層以印刷法形成,前述第2絕緣層亦以印刷法形成。 (19) 如前述(13)之電路基板製造方法,在前述第2絕 緣層之形成步驟中,在基板上形成載置於前述基板上之電 子構件的識別標誌。 (20) 在如前述(1)至(9)之其中任一項之電路基板上載置 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) --J--I.---- (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -19- 200304694 Α7 Β7 五、發明説明(16) 前述晶片元件之電子機器。 (21)如前述(19)之電子機器,前述電路基板更載置著 其他半導體裝置。 又,本發明爲具有焊接糊塗敷用電極構造之電子電路 基板、以及利用其之電子機器,前述電子電路基板爲在形 成特定配線圖案電極之電路基板上印刷焊接糊而成的電子 電路基板,且防焊開放部不但位於該配線圖案之上方,亦 會在該配線圖案之部分外側以兩極相向互相叉合之方式形 成凸出形狀的電路基板。 又,本發明爲具有無鉛焊接糊塗敷用電極構造之電子 電路基板、以及利用其之電子機器,前述電子電路基板爲 在形成特定配線圖案電極之電路基板上印刷焊接糊而成的 電子電路基板,且防焊開放部不但位於該配線圖案之上方 ,亦會在該配線圖案之部分外側以兩極相向互相叉合之方 式形成凸出形狀,同時,電極間之中央部及晶片兩側面部 會覆蓋Η形或背面相接之 形的壓印樹脂等且其範圍最多 只到晶片之端部爲止的電路基板。 又,本發明爲前述電路基板或電子機器,且爲具有無 鉛焊接糊塗敷用電極構造之電子電路基板、以及利用其之 電子機器,前述電子電路基板利用金屬遮罩使焊錫形狀成 爲在電極相對方向上凸型、中央部爲倒V形、或具有弧度 之突出形狀,在印刷後,該焊錫形狀之周圍的焊錫仍會潮 濕擴大而使配線圖案擴大的電路基板。 利用本專利申請之發明中具代表性者可獲得之效果, 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ......... 卜 = ....... -:* =_ - ί - I (請先閲讀背面之注意事項再填寫本頁) 、11 Φ 經濟部智慧財產局員工消費合作社印製 -20- 200304694 A7 B7 經濟部智慧財產局員工消費合作社印製 五、 發明説明 〔 17) I I 簡 單說 明 如 下 〇 I I 提 供 一 種 電路 基 板 J 將 晶 片 元 件或 半 導 體 裝 置 安 裝 於 I I 基 板上 時 , 不 會形成 不 必 要 焊球 〇 尤 其 是 y 提 供 一 種 電 路 請 1 1 I 基 板, 可在使 用無 Pb焊錫時不會形成不必要焊球< 先 閲 讀 1 又 y 提 供 具有 不 會 形成 不 必 要 焊球之 連 接 部 且 擁 有 高 背 1 之 |· 信 賴性 之 電 子 機器 〇 注 意 1 | 事 1 又 5 可 改 善電 子 機 器 之 製 造 方 法 的 廢 料 率 〇 項 再 續 填 舄 本 頁 1 [圖式簡 [單說甲 Π 1 第 1 圖 爲 傳統 電 路 基 板 之 電 極 構 造 及 不 必 要 焊球 之 形 1 1 成 圖。 1 1 第 2 圖 爲 在本 發 明 電 路 基 板 之 電 極 上 安 裝 晶 片元件時 訂 I 之 上面 圖 及 剖 面圖 〇 1 1 I 第 3 圖 爲 在本 發 明 電 路 基 板 之 電 極 上 安 裝 大 型 晶 片 元 1 1 I 件時之 上 面 圖 〇 1 I 第 4 圖 爲 在本 發 明 電 路 基 板 之 電 極 上 安 裝 4 電 極 構 造 t 之 晶片 元 件 時 之上 面 圖 〇 ί 第 5 圖 爲 在本 發 明 電 路 基 板 之 電 極 上 安 裝 週 邊 電 極 構 1 I 造 之半 導 體 裝 置時 之 上 面 圖 〇 1 1 第 6 圖 爲 在本 發 明 電 路 基 板 之 電 極 上 安 裝 面矩 陣 式半 1 1 導 體裝 置 時 之 上面 圖 〇 1 1 第 7 圖 爲 本發 明 電 子 機 器 之 製 造 步 驟 的 流 程 圖 〇 1 I 第 8 圖 爲 本發 明 之 電 路 基 板 賓 例 圖 〇 1 1 I 第 9 圖 爲 本發 明 之 電 路 基 板 實 例 圖 〇 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) -21 - 200304694 A7 B7 五、發明説明(18) [元件符號之說明] 1電子構件(晶片元件) 2電極(配線圖案、端子、C u圖案) 3焊接糊供給區域 4開口部(窗口部、第1防焊區域、第2絕緣層、第2 防焊) 5中央部 6第2防焊區域 7基板 8間隙部(積存部) 9不必要焊錫殘留(不必要焊球) 10焊接部 --.--l·--.r 着衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -22-
Claims (1)
- 200304694 A8 B8 C8 D8 六、申請專利範圍 1 (請先閲讀背面之注意事項再填寫本頁) 1、 一種電路基板,具有和晶片元件之電極連接的第1 電極及第2電極,以及在對應該第1電極及該第2電極之 位置設置開口部而形成的第1絕緣層,其特徵爲: 該第1絕緣層之開口部的形狀係形成爲,至少該第1 電極之邊緣部及該第2電極之邊緣部當中,位於該晶片元 件之下方的區域不會被該第1絕緣層覆蓋。 2、 如申請專利範圍第1項之電路基板,其中 在成爲前述晶片元件之下方之區域,在前述第1電極 及前述第1絕緣層間具有第1間隙部,前述第2電極及前 述第1絕緣層間具有第2間隙部。 3、 一種電路基板,係具有和晶片元件之電極連接的第 1電極及第2電極,以及在對應該第1電極及第2電極之位 置設置開口部而形成的第1絕緣層,其特徵爲: 在位於該晶片元件之下方的區域內,該第1電極及第1 絕緣層間具有第1間隙部,且該第2電極及第1絕緣層間 具有第2間隙部。 經濟部智慧財產局員工消費合作社印製 4、 如申請專利範圍第2項之電路基板,其中 前述第1間隙部及前述第2間隙部,係用於防止前述 第1電極與前述第2電極之間之短路者。 5、 如申請專利範圍第2項之電路基板,其中 前述第1間隙部及前述第2間隙部,係用以積存從前 述第1電極及前述第2電極溢出之焊錫。 6、 如申請專利範圍第1項之電路基板,其中 前述第1絕緣層上之前述第1電極及前述第2電極間 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公簸) 200304694 A8 B8 C8 D8 ~、申請專利範圍 2 的區域上,具有第2絕緣層。 7、 如申請專利範圍第6項之電路基板,其中 i n_l * -In ί0000 m -...... ! —· -----I f請先閲讀背面之注意事項再填寫本頁) 在前述第1電極及前述第2電極之側面部亦形成前述 第2絕緣層。 8、 如申請專利範圍第6項之電路基板,其中 前述第1絕緣層與前述第2絕緣層爲不同之材料。 9、 如申請專利範圍第6項之電路基板,其中 前述第2絕緣層之高度爲不會接觸到載置有前述晶片 元件時之該晶片元件的下面。 10、 如申請專利範圍第1項之電路基板,其中 前述第1電極上有第1焊接糊,前述第2電極上有第2 焊接糊,該第1焊接糊及該第2焊接糊皆爲無鉛焊錫材料 〇 11、 如申請專利範圍第1項之電路基板,其中 前述第1電極上有第1焊接糊,前述第2電極上有第2 焊接糊,在前述晶片元件之下方,該第1焊接糊及該第2 焊接糊爲相對突出之形狀。 經濟部智慧財產局員工消費合作社印製 « I— . 12、 一種電路基板之製造方法,係具有和晶片元件之 電極相連的第1電極及第2電極、以及和該第1電極及第2 電極電性相連之配線的電路基板之製造方法,其特徵爲具 有: 在基板上形成配線及電極的步驟,以及. 在該電極對應之位置設置開口部,並於該基板上形成 第1絕緣層的步驟; 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 200304694 A8 B8 C8 D8 六、申請專利範圍 3 該開口部係形成爲,至少該第1電極之邊緣部及該第 電極之邊緣部當中,位於該晶片元件之下方的區域,不會 被該第1絕緣層覆蓋。 13、 如申請專利範圍第12項之電路基板之製造方法, 其中 更具有在前述第1絕緣層上之前述第1電極及前述第 電極間的區域上形成第2絕緣層之步驟。 14、 如申請專利範圍第13項之電路基板之製造方法, 其中 以不同方法形成前述第1絕緣層及前述第2絕緣層。 15、 如申請專利範圍第13項之電路基板製造方法,其 中 前述第1絕緣層以微影成像蝕刻法(ph〇t〇lith〇graphy etching )形成,前述第2絕緣層亦以微影成像鈾刻法形成 〇 16、 如申請專利範圍第13項之電路基板之製造方法, 其中 前述第1絕緣層以微影成像鈾刻法形成,前述第2 ,絕 緣層則以印刷法形成。 17、 如申請專利範圍第13項之電路基板之製造方法, 其中 前述第1絕緣層以印刷法形成,前述第2絕緣層以微 影成像蝕刻法形成。 18、 如申請專利範圍第π項之電路基板製造方法,其 本紙張尺度適用中國國家標準(CNS〉Α4規格(210Χ29*7公釐) --.---l·---- (請先閲讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 -25- 200304694 A8 B8 C8 D8 六、申請專利範圍 4 中 前述第1絕緣層以印刷法形成,前述第2絕緣層亦以 印刷法形成。 19、 如申請專利範圍第13項之電路基板製造方法,其 中 在前述第2絕緣層之形成步驟中,係在基板上形成載 置於前述基板上之電子構件的識別標誌。 20、 一種電子機器,其特徵爲: 使用不含鉛之焊錫在申請專利範圍第1項之電路基板 上載置有前述晶片元件者。 ——κ_ 1.1—II (請先閱讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _ 26 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002093546A JP2003298220A (ja) | 2002-03-29 | 2002-03-29 | 回路基板および電子機器、およびそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200304694A true TW200304694A (en) | 2003-10-01 |
TWI225300B TWI225300B (en) | 2004-12-11 |
Family
ID=28449661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091137525A TWI225300B (en) | 2002-03-29 | 2002-12-26 | Circuit board and electronic device, and method of manufacturing same |
Country Status (5)
Country | Link |
---|---|
US (1) | US20030184986A1 (zh) |
JP (1) | JP2003298220A (zh) |
KR (1) | KR100539346B1 (zh) |
CN (1) | CN1279612C (zh) |
TW (1) | TWI225300B (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050269384A1 (en) * | 2004-06-04 | 2005-12-08 | Inventec Corporation | Method of preventing flashing between solder pads on circuit board |
JP4211986B2 (ja) * | 2004-12-02 | 2009-01-21 | パナソニック株式会社 | プリント基板およびプリント基板の設計方法、icパッケージの接続端子設計方法、icパッケージの接続方法 |
JP4618298B2 (ja) * | 2005-03-29 | 2011-01-26 | 株式会社村田製作所 | 電子部品の実装構造 |
JP2006303173A (ja) * | 2005-04-20 | 2006-11-02 | Mitsubishi Electric Corp | 回路基板デバイスおよびその製造方法 |
US7967184B2 (en) * | 2005-11-16 | 2011-06-28 | Sandisk Corporation | Padless substrate for surface mounted components |
JP2008041995A (ja) * | 2006-08-08 | 2008-02-21 | Yazaki Corp | プリント配線基板及びプリント配線基板の製造方法 |
JP2008060182A (ja) * | 2006-08-30 | 2008-03-13 | Hitachi Ltd | 車載用電子回路装置 |
WO2008069714A1 (en) * | 2006-12-05 | 2008-06-12 | Telefonaktiebolaget Lm Ericsson (Publ) | A surface-mountable waveguide arrangement |
JP2008147458A (ja) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | プリント配線板およびその製造方法 |
TW200938033A (en) * | 2008-02-27 | 2009-09-01 | Micro Star Int Co Ltd | Printed circuit board and fabrication process capable of increasing the yield rate of lead-free fabrication process |
DE102009040022B3 (de) * | 2009-09-03 | 2011-03-24 | Beru Ag | Verfahren zum Ausbilden einer Schmelzsicherung und Leiterplatte mit Schmelzsicherung |
TW201124007A (en) * | 2009-12-30 | 2011-07-01 | Au Optronics Corp | Substrate and substrate bonding device using the same |
KR20120131726A (ko) * | 2011-05-26 | 2012-12-05 | 삼성전기주식회사 | 적층형 캐패시터 및 그 제조방법 |
KR20130073714A (ko) * | 2011-12-23 | 2013-07-03 | 삼성전자주식회사 | 반도체 패키지 |
JP5751245B2 (ja) * | 2012-11-30 | 2015-07-22 | Tdk株式会社 | チップ部品の実装構造及びこれを用いたモジュール製品 |
JP6152816B2 (ja) * | 2014-03-26 | 2017-06-28 | ソニー株式会社 | 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法 |
JP6476871B2 (ja) * | 2014-05-22 | 2019-03-06 | 株式会社村田製作所 | 回路基板、蓄電装置、電池パックおよび電子機器 |
AT516750B1 (de) * | 2014-12-18 | 2016-08-15 | Zizala Lichtsysteme Gmbh | Verfahren zur Voidreduktion in Lötstellen |
JP2017103367A (ja) * | 2015-12-02 | 2017-06-08 | ローム株式会社 | 実装基板およびその製造方法、ならびに、実装基板および電子部品を備えた実装構造 |
WO2017165525A1 (en) * | 2016-03-24 | 2017-09-28 | BOT Home Automation, Inc. | Jumpers for pcb design and assembly |
CN111684867A (zh) * | 2018-02-09 | 2020-09-18 | 株式会社村田制作所 | 电子部件安装基板、电池组及电子设备 |
US11412616B2 (en) * | 2019-03-26 | 2022-08-09 | Canon Kabushiki Kaisha | Printed circuit board and electronic device |
WO2021019867A1 (ja) * | 2019-07-30 | 2021-02-04 | 三菱電機株式会社 | チップ部品、チップ部品の製造方法、および電子機器の製造方法 |
JP7215982B2 (ja) * | 2019-09-17 | 2023-01-31 | 株式会社東芝 | プリント基板及びディスク装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4164778A (en) * | 1976-07-20 | 1979-08-14 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board |
US5311405A (en) * | 1993-08-02 | 1994-05-10 | Motorola, Inc. | Method and apparatus for aligning and attaching a surface mount component |
US5410184A (en) * | 1993-10-04 | 1995-04-25 | Motorola | Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same |
DE69621983T2 (de) * | 1995-04-07 | 2002-11-21 | Shinko Electric Industries Co., Ltd. | Struktur und Verfahren zur Montage eines Halbleiterchips |
JP3011233B2 (ja) * | 1997-05-02 | 2000-02-21 | 日本電気株式会社 | 半導体パッケージ及びその半導体実装構造 |
US6084782A (en) * | 1997-06-02 | 2000-07-04 | Motorola, Inc. | Electronic device having self-aligning solder pad design |
US5889655A (en) * | 1997-11-26 | 1999-03-30 | Intel Corporation | Integrated circuit package substrate with stepped solder mask openings |
US6204490B1 (en) * | 1998-06-04 | 2001-03-20 | Hitachi, Ltd. | Method and apparatus of manufacturing an electronic circuit board |
US6316736B1 (en) * | 1998-06-08 | 2001-11-13 | Visteon Global Technologies, Inc. | Anti-bridging solder ball collection zones |
US6169253B1 (en) * | 1998-06-08 | 2001-01-02 | Visteon Global Technologies, Inc. | Solder resist window configurations for solder paste overprinting |
JP2001183687A (ja) * | 1999-12-22 | 2001-07-06 | Hitachi Ltd | 液晶表示装置 |
-
2002
- 2002-03-29 JP JP2002093546A patent/JP2003298220A/ja active Pending
- 2002-12-26 TW TW091137525A patent/TWI225300B/zh not_active IP Right Cessation
-
2003
- 2003-01-23 KR KR10-2003-0004539A patent/KR100539346B1/ko not_active IP Right Cessation
- 2003-01-30 CN CNB031019633A patent/CN1279612C/zh not_active Expired - Fee Related
- 2003-02-20 US US10/371,303 patent/US20030184986A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN1279612C (zh) | 2006-10-11 |
TWI225300B (en) | 2004-12-11 |
KR100539346B1 (ko) | 2005-12-28 |
KR20030078634A (ko) | 2003-10-08 |
CN1449029A (zh) | 2003-10-15 |
US20030184986A1 (en) | 2003-10-02 |
JP2003298220A (ja) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI225300B (en) | Circuit board and electronic device, and method of manufacturing same | |
TWI287418B (en) | Printed wiring board and semiconductor device | |
TW499826B (en) | Multilayer flexible wiring board | |
TW200906245A (en) | Printed circuit board and manufacturing method thereof | |
TW440973B (en) | Bump tape carrier and producing method therefor | |
JP2007012850A (ja) | 回路基板 | |
CN100534263C (zh) | 电路板导电凸块结构及其制法 | |
TW321616B (zh) | ||
TW201025529A (en) | Substrate structure and manufacturing method thereof | |
ITTO960486A1 (it) | Dispositivo dissipatore per circuiti integrati. | |
CN1980530A (zh) | 电路板导电凸块结构的制法 | |
US6396157B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
TW519728B (en) | Apparatus for connecting a semiconductor die to a substrate and method therefor | |
TW475245B (en) | Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices | |
JP2004235232A (ja) | 電子部品の実装構造 | |
US6296174B1 (en) | Method and circuit board for assembling electronic devices | |
JP4643062B2 (ja) | 配線基板装置 | |
JPH06216298A (ja) | リードフレームおよびその製造方法 | |
JPH06252310A (ja) | リードフレームならびにその製造方法 | |
JPH07114315B2 (ja) | 狭ピッチ電極をもつ電子部品の実装用プリント基板 | |
WO2020194440A1 (ja) | プリント配線板および電子機器 | |
JPH07212024A (ja) | 電子部品の半田付け方法 | |
JP2526796B2 (ja) | テ―プキャリアパッケ―ジ | |
JPH06152121A (ja) | プリント基板の半田塗布方法 | |
JP2756844B2 (ja) | バンプを有するプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |