TW200304222A - CMOS image sensor and method of fabricating the same - Google Patents

CMOS image sensor and method of fabricating the same Download PDF

Info

Publication number
TW200304222A
TW200304222A TW092103455A TW92103455A TW200304222A TW 200304222 A TW200304222 A TW 200304222A TW 092103455 A TW092103455 A TW 092103455A TW 92103455 A TW92103455 A TW 92103455A TW 200304222 A TW200304222 A TW 200304222A
Authority
TW
Taiwan
Prior art keywords
image sensor
cmos image
film
substrate
element substrate
Prior art date
Application number
TW092103455A
Other languages
English (en)
Inventor
Shoji Okuda
Masatoshi Takami
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200304222A publication Critical patent/TW200304222A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200304222 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及囷式簡單說明） 【發明所屬之技術領域3 發明領域 本發明係有關於一 CMOS影像感測器及其製造方法。 5 更特別的是，本發明係有關於一改進的技術，其用於防止 在一以光電二極體形成之Μ Ο S影像感測器及形成於一半導 體基板上的MOS電晶體，在合併較高的組裝密度或在該縮 小組裝方法的製造過程中產生之傷害。 【先前技術3 10 發明背景 習知技藝中CMOS影像感測器的一製造技術將簡述之 。在最近幾年，該CMOS影像感測器廣泛的使用於如一固 態影像元件。該CMOS影像感測器具有許多的長處，在其 能源的消耗上比一 CCD(電荷耦合裝置）還少，該感測器由 15 一單一的能源供應器驅動及該周邊電路（如：定時脈衝產 生電路、讀取電路及A/D整流器）係一體成形。 參照第21圖： 第21圖係CMOS影像感測器之一像素的等效電路。 闡述於第21圖中的該CMOS影像感測器之一像素係由一 20 光電二極體PD、三N通道的MOS電晶體（three N-channel MOS transistors)Tl、T2、T3 所形成。該光電二極體 PD 的陰極係與電晶體T1的〉及極及電晶體T 2的棚相連。電晶 體T1及T2的該等漏極係與該能源供應線相連接，供應該 200304222 玖、發明說明 參考電壓VR。此外，電晶體T1之該柵係與該復置線連結 ，供應一復置信號。
電晶體Te的該等漏極係與電晶體T2的汲極相連接。 該汲極經由一信號線與該讀取電路（未闡述於圖中）相連接 5 :及該柵係與一管柱選擇線相連結，供應一選擇信號 SLCT。當該電晶體T2係該驅動的電晶體，及該電晶體 T3係該選擇的電晶體時，該電晶體T1係稱為復置的電晶 體。 在該CMOS影像電晶體中，多數的像素係藉由在第 10 21圖中的一等效電路指示，該等效電路係以水平及垂直 的方向排列，且該周邊電路（如讀取電路及A/D(類似數位 的）轉換電路）係形成於該區域的外侧，該等像素係形成於 該區域中。
曰本的專利申請案案號1998-248035,無先例之揭露 15 一驅動的方法，其中該信號提供復原裝置電晶體之該柵的 電位係於三個步驟改變，以擴張該CMOS影像感測器的動 態範圍。 各種實施於此類CMOS影像感測器的改進，係為促進 元件的縮小，例如，RTA(兔熱退火）(rabbit thermal 20 annealing)加熱處理，使用一燈在短時間内快速提高溫度加 熱，濕氧化作用在含有蒸氣的大氧下，短時間内有效的形 成一氧化薄膜，導入Ti(鈦）至該電路的一部分，如同一種 防止電遷移的方法，該電遷移可在該細微的電路層產生， 及使用在步驟中盡可能的減少該熱處理的歷程的方法。 7 200304222 玖、發明說明 然而，根據RTA及濕氧化作用的使用，由於實行快 速的溫度升高及突然的氧化作用，熱壓力係儲存在元件形 成的該基板中；因此，由於這樣的儲存壓力，一晶體缺陷 的問題很容易發生。 5 這樣的晶體缺陷不會造成一漏洩電流的增加；因此， 該CMOS影像感測器中的漏洩電流係可解釋的。 當第21圖闡述的該電路係形成在一半導體基板時，其必 需與形成在該半導體上之MOS電晶體的漏極/汲極電氣連 接，及該等布線係經由一絕緣薄膜形成在該半導體基板上 1〇 。當一接觸洞只形成在該絕種薄膜上，及一導體只嵌入該 接觸洞時，該導體及漏極/汲極之間的一接點電阻會增加 。廷時，也認為一電阻值可藉由在該M〇S電晶體的漏極/ 汲極的表面上形成一矽化物的薄膜，然後經由該矽化物的 薄膜將該漏極/汲極及該等布線電氣連接而降低。然而， 15在這個例子中，該復置電晶體及光電二極體之連接部分之 一漏洩電流的增加，會造成特性的退化。該漏洩電流包括 一周邊長度元件，在該電場氧化物層及一區域元件的漏洩 係在該PN接合點的區域漏洩。 在該周邊長度元件造成的漏洩係被認為該引入的離子 2〇係以該矽化物吸收，且該離子的濃度在該部份變得較稀薄 ，5亥部份在電場氧化物層之邊緣。此外，也假定當形成該 矽化物及藉由矽化物的形成所造成晶體缺陷時，由於以金 屬的原子消耗層之污染，使該區域元件增加。 200304222 玖、發明說明
如上所述，本發明的第一個目的係為了減少MOS電 晶體的漏極/汲極與布線間的一電阻值，及控制在該復置 電晶體之汲極的一漏洩電流。同時，藉由於該布線的一部 分之鈦的使用，試圖防止電遷移，明顯的產生了一個問題 5 ，因為熱處理大氣下覆蓋該界面層的氫氣係由鈦所吸收， 故該界面層的回收作用係退化。此外，若HDP CVD-Si02 薄膜（高密度的CVD氧化矽薄膜）係利用一絕緣薄膜沈積 及形成在該元件基板（基板）的平坦表面上，則藉由該熱載 體的退化，問題也隨之發生。 10 【發明内容】 發明概要 本發明係使用下述之結構作為解決上述問題的主要裝 置。
本發明揭露（1)一種CMOS影像感測器，其具有利用 15 一磊晶晶元作為元件基板，在該元件上設置在該元件基板 上之隔離的絕緣薄膜係以LOCOS方法設置，且也形成該 鳥嘴形。該CMOS影像感測器之元件隔離的絕緣薄膜係 LOCOS薄膜，係在乾燥的氧化作用之大氣下形成。設置 在該元件基板上之一活化的區域，係一傳導性雜質的離子 20 注入之後，在該熔爐中藉由遍及擴散該熱處理而形成。形 成一接觸窗作為該元件基板上活化區域間之相互連結；及 布線形成在該元件基板上；且一傳導性雜質其能夠補償作 為接觸點，係不用引入該接觸窗的底部。在該元件基板上 一接觸窗用來作為該活化區域的相互連結，及布線係形成 9 200304222 玖、發明說明 在該形成之元件基板上；且藉由雜質離子注入後之熱擴散 ，形成在該接觸窗底部的一傳導性雜質，其能夠補償作為 接觸點。該形成在該元件基質上的布線不含有Ti(鈥）。
(2)由Ti構成的布線形成在該元件基板上，一由W( 5 鎢）所組成的層形成在該接觸窗中，用來作為該等布線中 之連結，或在該元件基板上的活化區域與布線之間的連結 ，且形成一 TiN(氮化鈦）層覆蓋在已設置之布線的上層及 下層的表面。視需要的，由Ti組成的布線之該熱的氮化 物方法形成一部分或全部的TiN層。 10 (3)—種製造一 CMOS影像感測器的方法，包括在一 接觸窗上沈積及形成一 W(鎢）-布線層的步驟，該步驟係藉 由形成一通道至該插入件絕緣薄膜，該插入件絕緣薄膜在 元件基板中的元件區域上；然後，由該接觸窗的外側移除 該W-布線層，並在含有氮及氫的大氣下或在氫的大氣下 15 ，在該等方法的殘餘物之結構上進行熱處理。
本發明的操作將於其後闡明。 根據本發明，由於該壓力所造成的晶體缺陷可藉由一 磊晶晶元而減少，形成一厚的起始氧化薄膜以易於產生鳥 嘴狀物，接著在LOCOS薄膜形成時，於乾燥的大氣下進 20 行氧化作用。此外，該基板上的晶體缺陷係藉由在該漏極 及汲極形成時，於離子注入攙入雜質而減少；然後在熔爐 中進行退火。在該製造的過程到以引線接合法形成該窗的 一通道的期間，伴隨電漿損害一起產生之界面層係藉由退 火而恢復，但當Ti用於該電路加工時，Ti會吸收氫；該 10 200304222 玖、發明說明 退火的效果會降低。因此，氫的吸收作用可藉由不使用Ti 至該布線結構或導入Ti夾層TiN的該結構而減少。在該 例子中為改進電遷移，Ti必須用來作為該布線的結構，其 足以形成一結構，一電漿氧化物薄膜係生長在一元件上， 5具有高折射率（折射率=2.24)的電漿氮化物薄膜生長於其 上’及直接供應該薄膜中的氫用來作為界面層的恢復。由 於該電漿氮化物薄膜具有一較高的折射率（折射率=2 24) 包括大量的矽及氫，該薄膜顯示半導體材料的性質；因此 ’一電漿氧化物薄膜係生長在該電漿氮化物薄膜的下方， 10以防止在該柵、漏極及汲極之間信號的洩露。在此，一 電漿TEOS係生長在該電漿氮化物薄膜上，且該表面係以 CMP弄平。 在本案中’該電漿氧化物薄膜、電漿氮化物薄膜及電 聚TEOS也可用於製造除了 CM〇S影像感測器以外的裝置 15之方法，以及也可有效的用來作為熱的載體。為何三種電 漿薄膜用於此的原因係該薄膜甚至可以在低溫下生成，以 避免矽化物加工之熱影響。 藉由電漿形成該薄膜的溫度範圍由350至400 ;及一 平行平板形式的電漿CVD裝置係因此用於形成該等電漿 20薄膜。在該方法的過程中，退火方法可用於進行界面層的 恢復，但此種退火方法應在該鎢（W)栓形成之後進行（之 後除了該接觸洞之外，去除部分鎢）。在該電漿TEOS薄 膜生長之後，當形成之接觸洞且無法恢復時，生成該界面 層。形成該接觸洞之後，形成在該漏極及汲極之上的矽化 200304222 玖、發明說明 物係又熱影響，以提供接觸電阻的變化。在該布線形成之 後，由於加熱處理使得該布線的電阻變得較高一問題便藉 此產生。 參照第1圖： 5 第1圖係根據插入件結構的差異闡明熱載體之壽命的 比較。該水平軸表示一漏洩電流（IBB)，而該垂直軸表示 在氮化矽薄膜之壓層薄膜及高密度的電漿CVD氧化物薄 膜（較低的邊線），以及氮化矽薄膜之壓層薄膜及TEOS氧 化物薄膜（較高的邊線）之間熱載體之壽命長度的比較。熱 10載體之壽命長度及該氮化矽薄膜的壓層薄膜之基板漏洩電 流，以及高密度CVD氧化物薄膜就整體範圍而言係較低 。因此，可理解地，該高密度電漿CVD薄膜如同與氮化 矽薄膜結合之氧化物薄膜般為所欲者。該基板中由該壓力 所造成之晶體的缺陷可減少，且藉由電漿損害所產生的界 15 面層也可恢復。 在此’ Ti(鈇）以其吸收氫氣的性質，減少界面層恢復 退火方法的作用。然而，由於TiN(氮化鈦）不吸收氫，界 面層恢復退火方法的作用的問題會係減少，即使當包括 Τι(鈦）時，也不會減少。因此，材料TiN可以使用而不會 20有任何的問題。因此，一般建議不使用具有吸收氫性質的 金屬薄膜。 此外，本發明之發明人也確認了 一晶體缺陷可以藉由 遙晶晶元的使用，以及一電漿CVD-TEOS氧化物薄膜的 沈積及形成，相當地程度地減少。因為晶體缺陷係由於一 12 200304222 玖、發明說明 暗趨勢的增加，在該清晰的影像上所產生顯著的不利影響 ’必定會造成一嚴重的問題，該CMOS影像感測器可說是 顯示出其特殊的作用。然而，該CMOS影像感測器可藉由 採用該蟲晶晶元作為元件的基板用於其他半導體的裝置及 5沈積及在該活化的區域以該電漿CVD-TEOS氧化物薄膜 形成一部分的該插入件絕緣薄膜。 本發明提供以下的作用。如以上所述，根據本發明， 該基板上由於壓力所造成的晶體缺陷可以減少，藉由電損 害產生的界面層可以恢復原狀且一漏洩電流可減少。因此 0 ，一清晰的影像可藉由該CMOS影像感測器而獲得。改進 也可由除了 CMOS影像感測器之外，一普通的半導體裝置 之製造中熱載體而實現。 圖式簡單說明 第1圖係根據插入件結構的差異闡明熱載體的壽命之比較 15 〇 第2圖係本發明之實施例的CM〇s影像感測器的概略圖。 第3圖係一平面圖闡明該CM()S影像感測器之像素。 第4(a)-4(c)圖係該光電二極體及之復置電晶體形成區域的 杈截面圖（編號1)，闡述本發明之實施例的CM〇s影像感 20 測器之製造方法。 第5(a)-5(c)圖係該光電二極體及之復置電晶體形成區域的 k截面圖（編號1)，闡述本發明之實施例的CM〇s影像感 測器之製造方法。。 13 200304222 玖、發明說明 第6(a)-6(c)圖係該光電二極體及之復置電晶體形成區域的 橫截面圖（編號3)，闡述本發明之實施例的CMOS影像感 測器之製造方法。 第7(a)-7(c)圖係該光電二極體及之復置電晶體形成區域的 5 橫截面圖（編號4)，闡述本發明之實施例的CMOS影像感 測器之製造方法。
第8(a)-8(c)圖係該光電二極體及之復置電晶體形成區域的 橫截面圖（編號5)，闡述本發明之實施例的CMOS影像感 測器之製造方法。 10 第9(a)-9(c)圖係該光電二極體及之復置電晶體形成區域的 橫截面圖（編號6)，闡述本發明之實施例的CMOS影像感 測器之製造方法。 第10(a)-10(c)圖係該光電二極體及之復置電晶體形成區域 的橫截面圖（編號7)，闡述本發明之實施例的CMOS影像 15 感測器之製造方法。
第ll(a)-l 1(c)圖係該光電二極體及之復置電晶體形成區域 的橫戴面圖（編號8)，闡述本發明之實施例的CMOS影像 感測器之製造方法。 第12(a)-12(c)圖係該周圍的CMOS電路形成區域的橫截面 20 圖（編號1)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 第13(a)-13(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號2)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 14 200304222 玖、發明說明 第14(a)-14(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號3)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 第15(a)-15(c)圖係該周圍的CMOS電路形成區域的橫截面 5 圖（編號4)，闡述本發明之實施例的CMOS影像感測器之 製造方法。
第16(a)-16(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號5)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 10 第17(a)-17(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號6)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 第18(a)-18(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號7)，闡述本發明之實施例的CMOS影像感測器之 15 製造方法。
第19(a)-19(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號8)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 第20圖係一時間曲線圖，闡述本發明之實施例的CMOS 20 影像感測器之運作。 第21圖係該CMOS影像感測器之一像素的等效電路。 L實施方式1 較佳實施例之詳細說明 [第一實施例]參照第2圖： 15 200304222 玫、發明說明 第2實施例係本發明之第一實施例的CMOS影像感測 器之概略圖。第3圖係一平面圖，闡述該CMOS影像感測 器的像素。如第2圖所闡述，不同的電路（如一光感測元 件1、一讀取電路、定時脈衝產生電路3及A/D整流器4) 5係形成在一半導體基板1〇上。許多像素係排列在該光感 測元件1上。 參照第3圖： 一像素係形成，如第3圖所闡述，一光電二極體PD 、三N通道的M0S電晶體ΤΙ、T2、T3及其等效電路係 10闡述於第21圖。此外，該電路（如讀取電路、定時脈衝產 生電路3及A/D整流器4)係形成CMOS。 第4圖至第19圖係闡述本發明之第一實施例的 CMOS影像感測器之製造方法。第4圖至第11圖係該光 電二極體及復置電晶體的橫截面圖，而第12圖至第19圖 15 係該周圍電路的CMOS電路部分之橫戴面圖。 參照第4圖及第12圖： 如同第4(a)圖及第12(a)圖所述，該半導體基板1〇的 表面係已熱氧化且一氧化物薄膜（未闡述）係以3 nm的厚 度形成於其上。之後，於其上形成一厚度約115 nm的氮 2〇 化矽薄膜（SiN薄膜）。此時，如該半導體基板，已選擇一 矽磊晶晶元。在此氮化矽薄膜11上，一抗蝕薄膜12具有 一相當於電場氧化物層形成區域之窗，然後該氮化石夕薄膜 11係利用此抗蝕薄膜12作遮蔽物來蝕刻。之後，除去該 抗蝕薄膜12。 16 200304222 玖、發明說明 接著，如第4(b)圖及第12(b)圖所述，該半導體基板 10的上表面係以一光阻劑薄膜13完全覆蓋。一窗係藉由 該曝露及顯影的過程，於相當於該P通道MOS電晶體形 成區域部分開啟。磷（P)在例如180 keV，1.4Ω1013/οιη2情 5 況下，係經由該窗離子注入至該半導體基材10，以形成 一 Ν形式的雜質區域41。
之後，如第4(c)圖及第12(c)所述，去除該抗蝕薄膜 13 ;及在1150的溫度下，透過該加熱處理散佈雜質，在 該Ρ通道MOS電晶體區域形成一 Ν井42。 10 參照第5圖及第13圖： 接著，如第5(a)圖及第13(a)所述，該熱處理係於900 的溫度下進行，在沒有覆蓋該氮化矽薄膜11的部分形成 一厚度約370 nm之電場氧化物層16。之後，移除該氮化 矽薄膜11。 15 接著，於該光電二極體形成的區域形成一井，即第
5(b)圖所闡述，在例如，600 keV，3 Ω 1013/cm2的情況下 ，硼（B)係離子注入至該光感測元件的全部，在該半導體 基板10内，形成一 P-型雜質層（井）43。 之後，如第5(c)及第13(b)圖所述，該光電二極體形 20 成區域及P通道MOS電晶體形成區域，係被一抗蝕薄膜 17所覆蓋；及隨後係在例如，140 keV，8Ω 1013/cm2的情 況下，硼（B)係離子注入至N通道MOS形成區域，形成一 P-井44,同時形成該N通道MOS電晶體的電路停止層 44a。之後，移除該抗蝕薄膜17。 17 200304222 玖、發明說明 參照第6圖及第14圖： 接著，如第6(a)圖及第13(c)圖所述，在800的溫度 下，在該半導體的基板10的表面形成一厚度約7 nm之氧 化矽薄膜（柵門氧化物薄膜）18。之後，以該CVD(化學蒸 5 氣沈積）方法，在該半導體基板10的上層之全部形成厚度 約50 nm的一非結晶形的矽薄膜19。 之後，如第6(b)圖所述，一抗蝕薄膜20形成在該光 電二極體形成區域之非結晶形的矽薄膜19上後，為了調 節該N通道MOS電晶體及P通道MOS電晶體的臨界值 10 ，在30 keV，8Ω 1012/cm2的情況下，硼（B)係離子注入至 該半導體基板10未被抗蝕薄膜20覆蓋處。之後，移除該 抗蝕薄膜20。 參照第6圖及第14圖： 接著，如第6(c)圖及第14(a)圖所述，在該非結晶形 15 的矽薄膜上，係形成厚度約150 nm的Wsi(矽化鎢）薄膜
之後，在例如，40 keV，8Ω 1015/cm2的情況下，磷 (P)係離子注入，以減少該非結晶形的矽薄膜之電阻。 參照第7圖及第14圖： 20 接著，如第7(a)圖及第14(b)圖所述，以該CVD方法 在該Wsi薄膜上形成約45 nm之氧化矽薄膜22 ;然後以 該PVD(物理蒸氣沈積）方法在該氧化矽薄膜22上形成厚 度約32 nm之非結晶形的碳薄膜（無描述）作為一反射防止 層0 18 200304222 玖、發明說明 之後，如第7(b)圖及第14(c)圖所述，該非結晶形的 碳薄膜、氧化矽薄膜22、WSi薄膜21、該非結晶形的石夕 薄膜20及氧化矽薄膜18係以照相平板印刷法蝕刻以形成 母個MOS電晶體的拇電極。 5 接著’如第7(c)圖所述，抗蝕薄膜23具有向光電二 極體成區域形成之一窗，及在例如，2〇 keV，4Q 1015/cm2 的情況下’磷（P)係離子注入至該光電二極體成區域，以 形成一 N型的雜質區域45。之後，該抗蝕薄膜23係移除 · 且於1000的溫度下進行加熱處理1〇秒鐘。 10參照第8圖及第15圖： 接著’如第8(a)圖及第15(a)圖所述，形成一覆蓋該P 通道電晶體形成區域及光電二極體形成區域的抗蝕薄膜 25，然後在例如，20 keV，4Ω 1013/cm2的情況下，磷（p) 係離子注入至該N通道MOS電晶體形成區域之柵電極的 15兩侧’以形成一低濃度的N型雜質區域46。之後，移除 該抗飯薄膜25。 _ 接著，如第8(b)圖及第15(b)圖所述，形成一覆蓋該 N通道MOS電晶體形成區域及光電二極體形成區域的抗 钱薄膜26，然後，在例如，20 keV，1013/cm2的情況下， ’ 20 BF2係離子注入至該P通道MOS電晶體形成區域之柵電 · 極的兩側’以形成一低濃度的P型雜質區域47。之後， 移除該抗蝕薄膜26。 接著’如第8(c)圖及第15(c)圖所述，在該半導體基 板的上表面全部形成一厚度120 nm之電漿CVD氧化 19 200304222 玖、發明說明 矽薄膜27，然後，在該電漿CVD氧化矽薄膜27上形成 一光阻劑薄膜28，且其部份將成為矽化物嵌塊的圖案。 在第3圖之此實施例中，該部份以虛線表示，即該區域向 上至相當於復置電晶體T1之汲極，自光電二極體形成區 5 域係以一抗蝕薄膜28覆蓋。 參照第9圖及第16圖： 接著，如第9(a)圖及第16(a)圖所述，藉由各向異性 方法將該電漿CVD氧化矽薄膜27移除，至該柵極之侧形 成一側壁29。之後，移除該抗蝕薄膜28。接著，如第 10 16(b)圖所述，形成一覆蓋除了該P通道M〇s電晶體形成 區域的部份之抗蝕薄膜30 ;然後，在例如，2〇 keV , 3Ω 15/cm2的情況下，bf2#離子注入至該ρ通道M〇s電晶體 形成區域之柵電極的兩側，以形成一高濃度的p型雜質區 域48。之後，移除該抗蝕薄膜30。 15 此外，如第9〇>)圖及第16(c)圖所述，形成一覆蓋該p 通道MOS電晶體形成區域之抗蝕薄膜η，且在例如，3〇 keV，l〇15/cm2的情況下，砷（As)係離子注入至該N通道 MOS電晶體形成區域之柵電極的兩侧，以形成一高濃度 的N型雜質區域49。之後，移除該抗蝕薄膜31。在1〇〇〇 20的溫度下進行10秒的加熱處理，以活化該P型雜質區域 48及N型雜質區域49。因此，該LDD結構之N通道 MOS電晶體及p通道M〇s電晶體可以完成。 然而，復置電晶體T1之汲極侧（該侧與光電二極體連 結）不形成該LDD結構，但在本發明之發明人係藉由實驗 20 200304222 玖、發明說明 證實，即使採用該LDD結構至該汲極側也不會有問題發 生。 參照第89圖及第17圖： 接著，如第9(c)圖及第17(a)圖所述，喷濺Ti至該半 5 導體基板10的全部上表面，以形成一厚度30 nm的鈦薄 膜32。之後，在700的溫度下進行90秒的加熱處理，以 在接觸該半導體基板10的部份形成該Ti薄膜32。
參照第10圖及第17圖： 之後，如第10(a)圖及第17(b)圖所述，藉由該蝕刻的 10 方法移除無反應的Ti薄膜。因此，在該MOS電晶體之漏 極/汲極的表面留下一矽化物薄膜33。之後，在800的溫 度下進行80秒的加熱處理，以穩定該矽化物薄膜33。
接著，如第10(b)圖及第17(c)圖所述，在該半導體基 板10的全部上表面形成一絕緣薄膜34。該絕緣薄膜34 15 係藉由例如沈積厚度約20 nm之電漿CVD氧化矽薄膜， 然後再沈積厚度約70 nm的電漿CVD氮化物薄膜（折射率 = 2.24)。 之後，該SOG(塗旋式玻璃法）薄膜35可覆蓋在該絕 緣薄膜34上，然後使該表面平坦，但更欲形成該CVD-20 TEOS氧化物薄膜。形成該電漿CVD-TEOS氧化物薄膜時 ，需要在該薄膜沈積及形成之後，以習知的方法使該表面 平坦。 21 200304222 玖、發明說明 接著，在該電漿CVD-TEOS氧化物薄膜35上形成一 光阻劑薄膜（未描述），及藉由曝光及沈積的方法設置一窗 至該接觸洞形成區域。 參照第10圖及第18圖： 5 如第10(c)圖及第18(a)圖所述，該雜質區域46作為
該復置電晶體的汲極，及藉由通過該窗、電漿CVD-TEOS 氧化物薄膜35及絕緣薄膜34(該電漿CVD氧化矽薄膜及 電漿CVD氮化矽薄膜之連續壓層）蝕刻形成接觸該預先設 置的矽化物薄膜33之接觸洞35a，之後，移除該抗蝕薄膜 10 ° 參照第11圖至第198圖：
接著，如第11(a)圖及第11(b)圖所述，Ti係喷濺20 nm的厚度至該全部的部份；且為了形成一 Ti薄膜36， TiN係藉由喷濺50 nm的厚度形成。之後，如第11(b)圖 15 及第18(c)圖所述，在該半導體基板10的全部上表面形成 一厚度800 nm的鎢（W)薄膜37，且係以鎢填滿該接觸洞 35a ° 參照第11圖及第19圖： 之後，如第19(a)圖所述，藉由該CMP(化學物理的拋 20 光）方法，將除了該接觸洞35a之鎢薄膜37拋光。因此， 可形成該嫣栓37a。Ti係形成20 nm的厚度及TiN係形成 50 nm的厚度。此外，在其上係形成一厚度500 nm的 AlCu，厚度5 nm的Ti及厚度100 nm的TiN，以形成一 傳導性薄膜38。 22 200304222 玖、發明說明 接著，如第11(c)圖及第19(b)圖所述，該傳導性薄膜 38係組成圖案以形成該預先形成的電路39。 如上所述，本實施例之CMOS影像感測器可完成。 在如上述所成之CMOS影像感測器中，因為該復置電晶體 5之漏極/汲極係經由該矽化物薄膜33與該電路連結，除了 該復置電晶體之漏極/汲極T1之外，該連結部份的一接觸 電阻器係微小的。此外，因為該矽化物薄膜非設置於該復 置電晶體之汲極，該復置電晶體係直接與該光電二極體 PD連結’防止了由於金屬的原子所造成的漏洩電流以增 10 加該S/N比。 第2 0圖一時間曲線圖係用來作為解釋該實施例之 CMOS影像感測器的操作。 在一段恆定時期，該復置信號rTS變成高程度。當 該復置信號RTS改變程度，該光電二極體PD之陰極端之 15電位（相當於第20圖之A區域部份的電位）變成一恆定的 電壓（VR)。之後，當該光束抵達該光電二極體ρΕ)之後， 該復置信號RTS改變程度，根據光強度在該光電二極體 PD内產生電荷。 藉由該電荷，該點A(即該電晶體之閘極電壓之電位 2〇改變。當該選擇的信號SLCT改變程度，一根據該點a之 電位的電氣信號係經由該電晶體T3轉移至該讀取電路（周 邊電路）。因此，該信號係根據抵達該光電二極體PD之光 的強度轉移至該周邊電路。 23 200304222 玖、發明說明 該CMOS影像感測器之漏洩電流的影響之研究結果， 事實上係藉由上述之製造方法製造，其將解釋如下。 如一實施例，一 CMOS影像感測器係藉由上述之方法 製造。漏洩電流之比較可藉由在黑暗處驅動該CMOS影像 5 感測器而了解，設定該臨界值至該A/D整流器之輸出碼， 並檢測一在該程度上高於臨界值的信號之產生頻率。更特 別地，A/D整流器之輸出螞的信號產生頻率可達大於50〇( 相當於500 mV)。結果，該產生頻率係為該CMOS影像感 測器内之裝置數十，未引入該磊晶晶元（該A/D整流器之 10 取樣時間係25 msec)，但根據作為比較樣本之上述實施例 ，在該CMOS影像感測器内形成〇至多個裝置。 由該實驗之結果，可確定該實施例之CMOS影像感測 器產生漏洩電流少於該比較樣本之CMOS影像感測器。 本發明之CMOS影像感測器不限於該復置電晶體之閘極電 15 壓係改變八11@及AL@程度之二階段，但可適應CMOS影 像感測器其閘極電壓改變三或更多的階段。如上所述，本 發明不只限於該實施例所指，以及如需形成該實施例而被 修改之部份。 在上述之實施例中，該所欲之Ti(鈦）的退火之溫度約 20 為650 ;當鋁（A1)或一鋁合金薄膜藉由混合少量的其他金 屬至A1(鋁）所形成，該鋁（A1)或鋁合金薄膜作為該布線材 料時，其所欲設定的最大溫度係在400-450之範圍。此外 ，在有關一 Ti(鈦)/TiN(氮化鈦）之壓層薄膜的易曲性之應 用方面，其所欲使用之第一 Ti(鈦）係為增進用於漏極及淚 24 200304222 玖、發明說明 極電極之接觸情況，因此，該天然的氧化物薄膜在開啟該 接觸窗之後，可有效的減少。然而，若使用Ti(鈦），必需 使利用的TiN(氮化鈦）薄膜重疊在該Ti層，以增進穩定性 及該上層金屬布線層之緊密接觸情況。如上所述，Ti(鈦） 5 及TiN(氮化鈦）的壓層結構係有效的減少了該接觸窗開啟 後之天然氧化物薄膜，並同時地實現了穩定及上層金屬布 線層之緊密接觸情況。 【圖式簡單說明】 # 第1圖係根據插入·件結構的差異闡明熱載體的壽命之比較 10 ° 第2圖係本發明之實施例的CMOS影像感測器的概略圖。 第3圖係一平面圖闡明該CMOS影像感測器之像素。 第4(a)-4(c)圖係該光電二極體及之復置電晶體形成區域的 橫截面圖（編號1)，闡述本發明之實施例的CMOS影像感 15 測器之製造方法。 第5(a)-5(c)圖係該光電二極體及之復置電晶體形成區域的 ® 橫戴面圖（編號1)，闡述本發明之實施例的CMOS影像感 測器之製造方法。。 第6(a)-6(c)圖係該光電二極體及之復置電晶體形成區域的 ‘ 20 橫截面圖（編號3)，闡述本發明之實施例的CMOS影像感 * 測器之製造方法。 第7(a)-7(c)圖係該光電二極體及之復置電晶體形成區域的 橫截面圖（編號4)，闡述本發明之實施例的CMOS影像感 測器之製造方法。 25 200304222 玖、發明說明 第8(a)-8(c)圖係該光電二極體及之復置電晶體形成區域的 橫截面圖（編號5)，闡述本發明之實施例的CMOS影像感 測器之製造方法。 第9(a)-9(c)圖係該光電二極體及之復置電晶體形成區域的 5 橫截面圖（編號6)，闡述本發明之實施例的CMOS影像感 測器之製造方法。
第10(a)-10(c)圖係該光電二極體及之復置電晶體形成區域 的橫戴面圖（編號7)，闡述本發明之實施例的CMOS影像 感測器之製造方法。 10 第11 (a)-11 (c)圖係該光電二極體及之復置電晶體形成區域 的橫戴面圖（編號8)，闡述本發明之實施例的CMOS影像 感測器之製造方法。 第12(a)-12(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號1)，闡述本發明之實施例的CMOS影像感測器之 15 製造方法。
第13(a)-13(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號2)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 第14(a)-14(c)圖係該周圍的CMOS電路形成區域的橫戴面 20 圖（編號3)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 第15(a)-15(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號4)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 26 200304222 玖、發明說明 第16(a)-16(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號5)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 第17(a)-17(c)圖係該周圍的CMOS電路形成區域的橫截面 5 圖（編號6)，闡述本發明之實施例的CMOS影像感測器之 製造方法。
第18(a)-18(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號7)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 10 第19(a)-19(c)圖係該周圍的CMOS電路形成區域的橫截面 圖（編號8)，闡述本發明之實施例的CMOS影像感測器之 製造方法。 第20圖係一時間曲線圖，闡述本發明之實施例的CMOS 影像感測器之運作。 15 第21圖係該CMOS影像感測器之一像素的等效電路。
【圖式之主要元件代表符號表】 T1...電晶體 T2...電晶體 T3...電晶體 1.. .光感測元件 2.. .讀取電路 3.. .定時脈衝產生電路 4…A/D整流器 10…半導體基板 11.. .氮化石夕薄膜 12···抗钱薄膜 13··.抗钱薄膜 16.. .電場氧化物層 17…抗餘薄膜 18…氧化砍薄膜 19.. .非結晶形的矽薄膜 20…抗触薄膜 27 200304222 玖、發明說明 21.. . Wsi(石夕化鎢)薄膜 22…氧化砂薄膜 23…抗餘薄膜 25…抗蚀薄膜 26…抗钱薄膜 27…氧化石夕薄膜 28…抗餘薄膜 29.. .側壁 30…抗餘薄膜 31…抗餘薄膜 32.. .鈦薄膜 33.. .矽化物薄膜 34…絕緣薄膜 35.. .50. 薄膜 35a...接觸洞 36.. .鈦薄膜 37.. .鎢薄膜 37a...鎮检 38.. .傳導性薄膜 39.. .布線 41.. .N形式的雜質區域 42·..N 井 43··.Ρ-型雜質層(井） 44. ..Ρ-井 44a···電路停止層 45.. .N型的雜質區域 46.. .N型雜質區域 47.. .P型雜質區域 48.. .P型雜質區域 49.. .N型雜質區域
28

Claims (1)

  1. 200304222 拾、申請專利範圍 1. 一種CMOS影像感測器，其包含一作為基板的磊晶晶 元。 2. —種CMOS影像感測器，其包含一隔離元件的絕緣薄 膜，該薄膜係以一 LOCOS方法設置於一元件基板上， 5 用於產生一鳥嘴狀物。
    3. 如申請專利範圍第2項之CMOS影像感測器，其中該 隔離元件的絕緣薄膜係為一 LOCOS薄膜，該薄膜於一 乾燥的氧化作用大氣下形成。 4. 一種CMOS影像感測器，其包含一電漿CVD氮化物薄 10 膜，該電漿CVD氮化物薄膜係沉積及形成於一活化區 域上，用來作為一的插入件絕緣薄膜的一部分。 5. —種CMOS影像感測器，其包含一電漿CVD- TE0S氧 化物薄膜，該電漿CVD- TE0S氧化物薄膜係沉積及形 成於一活化區域上，用來作為一的插入件絕緣薄膜的一 15 部分。
    6. —種CMOS影像感測器，其包含一設置在一元件基板 内的活化區域，該活化區域藉由在離子注入之後，於熔 爐内加熱及散佈傳導性的雜質而形成。 7. —種CMOS影像感測器，其包含一接觸窗，該接觸窗 20 係提供一元件基板的活化區域及形成於元件基板上的布 線之間的相互連結，及一傳導性的雜質能夠作為該接觸 窗底部未注入之接觸的補償。 8. —種CMOS影像感測器，其包含一接觸窗，該接觸窗 係提供一元件基板的活化區域及形成於元件基板上的布 29 200304222 拾、申請專利範圍 線之間的相互連結，及在離子注入之後，藉由熱擴散一 傳導性的雜質能夠作為該接觸窗底部未注入之接觸的補 償。 9. 一種CMOS影像感測器，其包含形成於一元件基板上 5 不含Ti(鈦）的布線。 10. —種CMOS影像感測器，其包含形成於元件基板上， 由Ti(鈦）所構成布線，該由W(鎢）所構成的層形成在一 接觸洞内，用於該等布線間的連結及該元件基板之一活 化區域及該等布線之間的連結，及該TiN(氮化鈦）薄膜 10 形成覆蓋於該等布線之上部及下部表面。 11. 如申請專利範圍第10項之CMOS影像感測器，其中該 部分或全部的TiN(氮化鈦）層係藉由Ti構成的布線之熱 的氮化物方法形成。 12. —種製造CMOS影像感測器的方法，該步驟包含： 15 藉由在一元件基板内一元件區域之插入件絕緣薄膜上開 啟一窗，在一接觸洞内沉積及形成一 W(鎢）布線層，且 移除該接觸洞外側的布線層；及 在一含有氮及氫的大氣下或在一氫的大氣下對該殘餘物 進行上述的方法。 20 13.—種半導體裝置，其包含一磊晶晶元，該晶片用作一 元件基板，及一電漿CVD-TEOS氧化物薄膜其沉積及形 成於一活化區域，用來作為一插入件絕緣薄膜的一部分 30 200304222 拾、申請專利範圍 14·如申請專利範圍第13項之半導體裝置，其中設置於該 元件基板上的隔離元件的絕緣層，係藉由一 L〇c〇S方 法所提供，也可形成鳥嘴狀物。 15·如申請專利範圍第14項之半導體裝置，其中該隔離元 5 件的絕緣層，係為在一乾燥的氧化作用大氣甲形成的 LOCOS薄膜。 16·如申請專利範圍第13、14或15項之半導體裝置，其 中设置在該元件基板上的該活化區域係在一離子注入之 後，在一熔爐内，藉由加熱及散佈傳導性雜質而形成。 如申請專利範圍第13、14或15項之半導體裝置，其 中該接觸洞提供用來作為該元件基板的活化區域及形成 在忒元件基板上的布線的連結，及該傳導性的雜質能夠 作為該接觸窗底部未注入之接觸的補償。 18·如申請專利範圍第13、14或15項之半導體裝置，其 5 中該接觸洞提供用來作為該元件基板的活化區域及形成 在該元件基板上的布線的連結，及能夠作為接觸的補償 之該傳導性雜質，係在雜質之離子注入該接觸窗之底部 後’藉由熱擴散而形成。 19·如申請專利範圍第13、14或15項之半導體元件，其 中形成在該元件基板上之布線不包括Ti(鈦）。 31
TW092103455A 2002-03-07 2003-02-19 CMOS image sensor and method of fabricating the same TW200304222A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002062580A JP2003264277A (ja) 2002-03-07 2002-03-07 Ｃｍｏｓイメージセンサおよびその製造方法

Publications (1)

Publication Number Publication Date
TW200304222A true TW200304222A (en) 2003-09-16

Family

ID=29196285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103455A TW200304222A (en) 2002-03-07 2003-02-19 CMOS image sensor and method of fabricating the same

Country Status (4)

Country Link
US (1) US20030197228A1 (zh)
JP (1) JP2003264277A (zh)
KR (1) KR20030082358A (zh)
TW (1) TW200304222A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538069B1 (ko) * 2003-12-16 2005-12-20 매그나칩 반도체 유한회사 암신호 감소를 위한 이미지센서의 소자분리 방법
JP3729826B2 (ja) * 2004-01-09 2005-12-21 松下電器産業株式会社 固体撮像装置の製造方法
US7235833B2 (en) * 2004-05-04 2007-06-26 United Microelectronics Corp. Image sensor device and manufacturing method thereof
US20060240601A1 (en) * 2005-04-22 2006-10-26 Omnivision Technologies, Inc. Selective smile formation under transfer gate in a CMOS image sensor pixel
CN100389498C (zh) * 2005-06-07 2008-05-21 中芯国际集成电路制造(上海)有限公司 制备cmos图像传感器-混合硅化物的方法
JP2007080958A (ja) * 2005-09-12 2007-03-29 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ
KR100720457B1 (ko) * 2005-11-10 2007-05-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
KR100790237B1 (ko) * 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법
JP4137161B1 (ja) * 2007-02-23 2008-08-20 キヤノン株式会社 光電変換装置の製造方法
JP2009295799A (ja) * 2008-06-05 2009-12-17 Sharp Corp 固体撮像装置の製造方法
JP5638218B2 (ja) 2009-10-15 2014-12-10 三菱電機株式会社 半導体装置およびその製造方法
JP6808481B2 (ja) 2016-12-27 2021-01-06 キヤノン株式会社 半導体装置、システム、および、半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132774A (en) * 1990-02-05 1992-07-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including interlayer insulating film
JP3220034B2 (ja) * 1996-12-26 2001-10-22 株式会社東芝 半導体装置及びその製造方法
KR100278285B1 (ko) * 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
US20020000664A1 (en) * 1999-02-05 2002-01-03 Lie-Yea Cheng Silicon nitride composite hdp/cvd process
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
JP3664939B2 (ja) * 2000-04-14 2005-06-29 富士通株式会社 Ｃｍｏｓイメージセンサ及びその製造方法
US6747353B2 (en) * 2000-11-27 2004-06-08 Texas Instruments Incorporated Barrier layer for copper metallization in integrated circuit fabrication
US6507059B2 (en) * 2001-06-19 2003-01-14 United Microelectronics Corp. Structure of a CMOS image sensor
US6429152B1 (en) * 2001-06-21 2002-08-06 United Microelectronics Corp. Method of forming a thin film on a semiconductor wafer

Also Published As

Publication number Publication date
KR20030082358A (ko) 2003-10-22
JP2003264277A (ja) 2003-09-19
US20030197228A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
CN101281918B (zh) 有源像素传感器单元结构及形成该结构的方法
JP3729826B2 (ja) 固体撮像装置の製造方法
US6727132B2 (en) Method of manufacturing a dual gate semiconductor device with a poly-metal electrode
JP3664939B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
US9570494B1 (en) Method for forming a semiconductor image sensor device
TW200304222A (en) CMOS image sensor and method of fabricating the same
US20080124915A1 (en) Method for manufacturing semiconductor device
KR20180062441A (ko) 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법
CN101740594A (zh) 图像传感器的制造方法
JP3378512B2 (ja) 半導体装置
TW200929531A (en) Image sensor and method for manufacturing the same
JPWO2008084628A1 (ja) 半導体装置の製造方法、表示装置の製造方法、半導体装置、半導体素子の製造方法、及び、半導体素子
JP2008016723A (ja) 固体撮像装置の製造方法および固体撮像装置
US8222587B2 (en) Image sensor and method for manufacturing the same
KR100934054B1 (ko) Ｃｍｏｓ 이미지 센서 제조 방법
JPH11317526A (ja) 半導体集積回路装置およびその製造方法
KR20030045634A (ko) 반도체 장치와 그 제조 방법
US6690048B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
JP3114613B2 (ja) 半導体装置およびその製造方法
JPH06163576A (ja) 半導体装置の製造方法
JP3058325B2 (ja) 半導体装置およびその製造方法
KR100954928B1 (ko) 이미지 센서의 제조 방법
JPS60219771A (ja) Ｍｏｓ形半導体装置の製造方法
JP2006005375A (ja) 半導体装置
JPH09331057A (ja) 固体撮像装置の製造方法