TW200302488A - Method for writing data bits to a memory array - Google Patents

Description

200302488 玖、發明說明 月《兒明應敘明.發明所屬之技術領域、先前技術、内容 '實施方式及圖式簡單說明） C 明所屬技領域3 發明領域 本發明係關於一種用以將資料位元寫入一記憶體陣列 5 之方法與裝置。

Γ J 發明背景 在幾乎每種電子和電腦裝置和/或系統中，都有與資 料/貧訊之儲存連結使用之記憶體組件與元件。此資料广資 1〇訊可為作業系統指令，目前所使用的資料，或欲在-記憶 體組件或資料储存裝置内記錄和取得之資料和類似者，但 不受限於此。 為了提供欲記憶體錄之資料之儲存，發展了非揮發性 資料儲存裝置以提供資料儲存。永久儲存的資料，一般稱 15為文件貝料，只需寫入記憶體一次，且然後可讀取許多次 。可提供資料儲存之記憶體之—例_般稱為職叫寫入 一次讀取多次）記憶體。可提供資料儲存之記憶體之其他 例子為可重寫入之記憶體。 不幸地，諸如硬石業，軟碟和⑶挪等之先前的資料儲 存裝置-般尺寸大於許多今日流行的手持電腦系統和數位 因此，為了提供更微小電腦和數位裝置之資料儲存， 已發展了更新和更小尺寸之資料裝置。再者，這些更新的 貝㈣存装置必須具有足以儲存數位影像和數位音訊之儲 5 200302488 玖、發明說明 存容量。 一種最近發展的這樣的資料 快閃記情體之一… U存“為快閃記憶體。 产…一 式為可與PCMCU標準相容者。快閃記 隱體之其他型式為與一精簡快閃卡標準相容者。在另者型 式中，快閃記憶體功能上+ 刀月匕上十/刀類似於小型軟碟，但具 大得多的儲存容量。一軟禅 旦 叙碟具有l44MB(百萬位元組）之容 里’而此型式之㈣記憶體可具有範圍從嶋 或更多之儲存”之容量，其對A部份的影像，音訊楷案 10 二或資料之記錄來說是料有餘。此型式之快閃記憶體 %為-SD(安全數位）卡，一 MMC(多媒體卡），或一記憶 體棒:此型後之快閃記憶體在今天的電子裝置中變得越來 越Μ丁’例如數位相機’印表機’ Mp3播放機，pDA’s及 類似者。 快閃記憶體之記憶體區段稱為陣列，或一交叉點陣列 15，或-父又點矩陣。_交叉點陣列或矩陣為—訊號電路之 配置，在其中輸入匯流排係以垂直平行線表示，而輸出匯 流排表示為重疊的水平平行線。在每個交叉點上的交叉點 開關將輸入與輸出連接。在交叉點陣列中，有許多記憶體 晶胞。記憶體晶胞之數目與陣列之大小有關，且範圍可從 2〇少至幾百到幾百萬或幾十億個記憶體晶胞。為使一電子裝 置/系、’'充和/或電腦系統利用在一記憶體組件内的記憶體 曰曰胞’存在一能夠從記憶體晶胞讀取資料位元並將之寫入 其中之需要。 一般已知資料位元之寫入可以將電源供應電壓切換至 200302488 玖、發明說明 -高得多的位準來實現。在此電源供應電壓之增加事實上 確實致能了資料位开夕皆x 之寫入之同時，其不是沒有缺點。因 為需要增加電源供應電壓來提供資料位元寫入功能，已嘗 試了多種提供增加之電源供應電壓之方式。 J中貝現—與第一電源供應分之額外電源供應 。外電源供應使用電子裝置㈣m關鍵的資源之部份，且 需要額外的電源來操作額外的電源供應。在額外的電源供 應致能資料位开宜X 4 m + 1 同時’藉由必須考慮和容納電子震 10 置内之電源i、應’其所在的電子裝置之大小可能需要增加 ’其會增加裂置之細成太 W成本再者，因為額外電源供應需要 1卜電源t、其#作’其可能對於第—電源供應之容量有不 利的影響。這在那些從電池或可再充電之電源得到電源之 電子裝置中特別關鍵。因為需要從有限可得的能量來源中 得到外電源以供給二個電源供應，電池置換或再充電會變 15 得更為頻繁。 20 -他旨4中，貫現_明顯改變_單—電源供應之輸 出之方法。這是透過加入諸如放大器，電晶體，二極體和 類似者之多種組件和相關電路來實現的。在致能資料位元 寫入之同時’因為在每個額外組件内之固有傳播延遲之特 性之故，其會是-響應慢的方法。另外，容納所加入的組 件和電路之所需資源之增加可能負面地影響電子裝置之大 者在大礼情況中，額外的組件和電路需要供應 額外的電源來確保其正確操作。如此，在以電池或一可再 充電電源操作之電子裝置和電腦系統中，這可能造成電池 7 玖、發明說明 更換或電源重新充電之頻率增加。 者在寫入序期間，—般將電源加至整個交叉點 陣列。在寫入之同時， 因為在任何時間上只寫入陣列内的 些5己fe、體晶胞而不必I + 、 义要地浪費了電源。如此，當以此方 式寫入一陣列時，而雷 阳寬子裝置或電腦系統係以一電池或一 可再充電電源供電時，此 此電源浪費會分別造成電池或可再 充電電源更換或再充電之頻率的增加。 如此，月b夠在不需額外電源下將-資料位元寫入-記 10 憶體陣列中之晶胞是有利的。在寫入一記憶體陣列時使用 見有的組件和電路亦是有利的。在電源供應給資料位元要 寫入之那些部份下寫入一記憶體陣列中之晶胞是進一步有 利的。 L 明内3 發明概要 15 目此，設計本發明之實施提供-種用以將資料位元寫 入一記憶體陣列之方法和裝置。 一輪入。，這使得將高電 之定址位元，並使一寫 第二輸入。這使得低電 且使得一讀取操作加在 在一方法實施例中，接收一第 源透過一感測線加至記憶體陣列中 入操作加至所定址的位元。接收一 20源透過感測線加至所定址的位元， 所定址的位元上。感測線用來讀取和寫入所定址的位元。 在一實施例中，本發明提供一用以將資料位元寫入一 記憶體陣列之電路，其包含一用以提供電壓位能和電流至 該電路且耦合至其上之電源，一用以接收所輸入之資料位 8 200302488 玖、發明說明 元值之輸入線輕合至一邏輯反相器，多個第一電晶體具有 耦合至輸入線之第一導線，多個第二電晶體具有耦合至邏 輯反相器之輸出之第一導線，多個感測線耦合至多個第一 和第二電晶體之其他導線且耦合至記憶體陣列，多個感測 5放大器耦合至多個第一和第二電晶體之其他導線，以及多 個位址線耦合至記憶體陣列且耦合至感測線，使得能將該 資料位元寫入至該記憶體陣列之一所定址的位元。 圖式簡單說明 所附之圖形，其包含於本說明書中且形成其之一部份 1〇，說明了本發明之實施例，且與說明—起作用來說明本發 明之原理： 第1圖為一根據本發明之一實施例之組態為具有一可 插入=電子裝置中之資_存裝置之方塊圖。 第2圖為根據本發明 15 货乃之貫施例之組態A可插入於一 電子I置之一接收槽中之資料 一 貝科儲存裝置之方塊圖。 第3圖為根本發明 _ 例之—資料儲存裝置之記

It體陣列之說明透視圖。 憶體陣列之記憶體 第4圖為第3圖之資料儲存裝置之記 晶胞之一部份之說明示意圖。 ^圖為第3圖和第4圖之記憶體陣列之單一記憶體晶 月已之况明示意圖。 明之一實施例之一 記憶體陣列之說 第6圖為根據本發 明電路圖。 第7圖為本發明 之一實施例之一記 憶體陣列定址電路 20 200302488 玖、發明說明 之說明。 第8圖為根據本發 ^ . 月之一 κ把例之用以寫入一資料位 元之電路之說明示意圖。 第9圖為在一用以將資料位元寫入一 法中之步驟之流程圖。 C A 】 執行本發明之模式 描述了一種用以將資料位元寫入—記憶體陣列之方法 ίο 與裝置。在-實施例中，記憶體陣列為—交叉點二極體記 憶體陣列。在下列兮日月士 Λ月中，為了說明之目的，提出許多特 定的細節是為了提供本發 、 4 % /3之通盤了解。然而，對於熟悉 技云之人士來此，可不以這些特定細節來實施本發明之明 顯的。在其他情況中，廣為人知的結構和裝置顯示於方塊 圖型式中以避免模糊了本發明。 15 基本上在將資料位元寫入一資料儲存裝置之一記憶體 陣列之犯圍中來討論本發明，該資料儲存裝置諸如一快閃 記憶體單A，其可與—手持V桌上型，或工作站 電腦糸統連結使用。缺& H更肖然而，體會到本發明之實施例十分適 20 記憶體陣列之方 ;乂 /、他型式之6己憶體陣列來實施和使肖，其可用於其 :電子裝置中’例如數位照相機’數位攝影機，MP3播放 益’可攜式CD播放器和類似者。應進一步體會到，本發 明亦十分適合於使用在其他電子裝置中，諸如印表機，電 子書和類似者。事實上’本發明之實施例十分適合於與幾 乎任何組態為具有寫入—次記憶體功能和/或可重寫入記 10 200302488 玖、發明說明 憶體功能之電子或電腦裝置和/或系統之幾乎任何記憶體 陣列一起使用。 應體會到，表示在此揭示内容中使用表示固定便宜耐 用記憶體之縮寫PRIM。進一步體會到在縮寫pRIM中之固 5 疋 4係指直到改變為止為固定之記憶體。 應體會到在下列說明中，資料一詞可以多種方式來加 以表不，視其之範圍而定。在一範例中，在一記憶體晶胞 中，責料可表示一電壓位準，一磁性狀態，或一電阻。在 其他範例中，在傳輸期間，資料可表示電流或電壓訊號。 10因此，資料可表示基本上為二元者，且為了方便起見，可 等於零（〇)和一（1)之狀態。然而，應體會到二元狀態可表 示不同的電壓，電流，電阻或類似者。 應進一步體會到’在此揭示内容中，層電子裝置一, 是用來描述除了執行於PRIM層上之基本交叉點記憶體陣 15列之外的所有功能。這些功能包括解多工（定址），多工（感 測），以及寫入致能功能。製造一PIRM和相關層電子裝置 之私序在律師/HP備忘錄第HP-10002972-1號，由c

Taussig和R Elder所作之標題為“用以定址交叉點二極體記 憶體陣列之製造技術”之共同待審之美國專利申請案序號 20第號中更詳細地加以描述，其在此合併為參考文獻。 定址和感測一 PIRM之交叉點二極體記憶體陣列之程 序在律師/HP備忘錄第HP-l〇〇〇2972-Ht，由C Taussig和r

Elder所作之標題為“定址和感測一交叉點二極體記憶體陣 列之方法”之共同待審之美國專利申請案序號第號中更詳 11 200302488 玖、發明說明 細地加以描述，其在此合併為參考文獻。 在其他實施例中，-交又點二極體記憶體陣列可以一 平打方式來存取。平行存取一交又點二極體記憶體陣列之 方法在律師/HP備忘錄第HP-looouwq號，由〇 Taussig 5和11· Elder所作之標題為“交又點二極體記憶體陣列之平行 存取”之共同待審之美國專利申請案第一號中更詳細地加 以描述。 第1圖顯示了一PIRM(固定便宜耐用記憶體）9之一所說 明之方塊圖，在其上可貫施本發明之實施例。在目前實施 10例中，PIRM9顯示為可移除地耦合至一業界標準介面卡5 。在一實施例中，介面卡5為一PCMCIA+。在其他實施例 中，介面卡5為一精簡快閃卡。介面卡5在一實施例中顯示 為可移除地透過匯流排6耦合至裝置丨。匯流排6提供裝置1 和介面卡5之間之一通訊路徑。在一實施例中，介面控制 15電路3透過内部匯流排7與匯流排6和PIRM9耦合。内部匯 流排7提供在介面控制電路3和piRM 9之間之一通訊路徑。 畐在介面卡5中接收時，介面控制電路3包含對每個pirm 9 之控制，介面，偵測，和錯誤修正編碼（EcC)電路和類似 者。PIRM 9提供寫入資料儲存之電路，其包含一些偵測， 2 0 寫入致能，和定址功能。 第2圖顯示一PRIM 9 ,在其上可實施本發明之實施例 ’在本發明之其他實施例中，其係透過一介面連接器4來 竒移除地耦合至一裝置！。在一實施例中，pRIM 9適於以 如箭頭2所指示之方向來插入裝置1中。pRIM 9類似於第} 12 200302488 玖、發明說明 圖之PRIM 9。裝置1顯示為 * 马乂配置在介面控制電路3中，其 係透過匯流排6通訊地弟禹人5甘 祸σ至其上且耦合至介面連接器4。 應體會’介面控制電路3類似於幻圖之介面控制電路3。 匯流排6提供在彳面控制電路3和介面連接器*之間的通訊 5路徑。當裝顯示為一配置於其之外部表面上之槽或開 口來接收-HRM 9時，PIRM 9適於可移除地麵合至介面

連接器4。在其他實施例中’可透過—介面魏，將piRM 9耦合至裝置1，例如一序列電纜，—〖邱i394火線，一 USB電纟覽和類似者。 1〇 仍參考第2圖，—些較新的印表機，數位照相機，和 手持電腦系統，被組態為具有外部槽，其適於接受數位儲 存裝置，諸如PRIM9 ,其被顯示為插入裝置1中。因此， 利用此型式之數位資料儲存來與如此裝備之裝置交換資料 或資Λ疋種簡單且容易的方法。在一實施例中，pRIM 9 、’且〜為SD(女全數位）卡。在其他實施例中，p尺iM 9組態 為一 MMC(多媒體）卡。 —應體會寫入一次裝置意指可將資料有效寫入記憶體一 次，且在之後幾乎無法改變。例如，寫入_次記憶體之許 夕範例原本首先設定為一可以零（〇)之二元資料值表示之二 2〇兀狀態。在一寫入程序期間，寫入所選擇之記憶體晶胞會 將第一二元狀態改變為一由一（丨）之二元值表示之第二二元 狀恶。一般來說，一旦所選擇之記憶體晶胞從一第一狀態 ()改受至一苐一狀悲（1 )，則該狀悲之改變為不可逆。相 反地，若一記憶體晶胞未從零改變至一，則記憶體晶胞可 13 200302488 玖、發明說明 使其狀態在稍後加以改變。然而，因為先前改變了所選擇 之a彳思體晶胞之寫入之故，不可任意改變仍在第一狀態中 之剩餘的記憶體晶胞。 應進一步體會到可重寫入之記憶體意指可寫入記憶體 ，且然後重寫入許多次。不像RAM(隨機存取記憶體），當 切斷電源時，下列中所描述之可重寫入記憶體之变式不會 損失其資料。 第3圖為顯示本發明之一實施例中之一 PIRM 9之說明 。頂端層349顯示一交叉點二極體記憶體陣列325，其與定 1〇址電路37〇麵合。定址電路370與終止於每層之基板之邊緣 上之輸入/輸出（I/O)線360耦合 仍參考第3圖，亦顯示為一陣列330，層349之交叉點 一極體圮憶體陣列325之一部份。在第4圖中徹底地顯示和 說明陣列330。 15 應注意雖然第3圖說明五層，但這只是要更清楚地說 明配置於每層上之組件和電路，且不應被理解為對可包含 一父叉點記憶體之層數之限制—。 第4圖為第3圖之交叉點二極體記憶體陣列325之陣列 刀解圖陣列330包含一列線300和行線301之矩陣， 其在列/行交又上具有一記憶體元件/晶胞32〇。記憶體元件 /晶胞320為在恰一列和一行線之交又上，且在第5圖中更 洋細地顯示。 第5圖為記憶體元件/晶胞32〇之分解圖 記憶體元件/ 晶胞3 2 0顯示為包含一 串聯地耦合至一記憶體元件/晶胞 14 200302488 玖、發明說明 極體321之熔絲元件322。熔絲元件322提供記憶體元件320 之貫際資料儲存效果。二極體32丨藉由利用列線3〇〇和行線 301來協助記憶體元件/晶胞“ο之定址。 在本發明之一實施例中，記憶體元件/晶胞32〇之操 5作如下。在製造了記憶體元件320之後，每個記憶體元件 320具有一為導通之熔絲元件322。熔絲元件322之導通狀 悲表不一第一二元狀態，諸如一零（〇)之資料值。為了寫入 記憶體陣列325中，利用列和行線來定址在其中想要儲存 一第二二元狀態之每個記憶體元件/晶胞32〇，諸如一為一 10 (1)之資料值，且藉此斷開熔絲元件322，將其置入於一非 導通狀態中。在大部份情況中，斷開熔絲元件322為一不 可逆之程序，其使得記憶體陣列325為一寫入一次資料儲 存，如上面所討論的。可藉由透過一所選擇之列線300和 一所選擇的行線3〇1來將一預先決定之能量加至記憶體元 15件320來完成對記憶體元件/晶胞32〇之寫入。應體會加至 否己憶體兀件/晶胞320之能量必須足以斷開交又於所選擇之 列和行線上的熔絲元件322。 在本發明之其他實施例中，在上面的說明利用了一製 造為一低電阻狀態之炫絲元件322，且因此在寫入時將之 2〇改變為尚電阻狀態之同時，同樣可能提供_記憶體元件 320，其使用一逆熔絲。一逆熔絲與一熔絲相反操作。在 製造時，一逆熔絲為一高電阻狀態且將之斷開來建立一低 電阻狀態。當記憶體元件320如此組態時，在每個記憶體 凡件320中之逆溶絲亦與一記憶體元件二極體功串聯形成 15 200302488 玖、發明說明 ，其之功能在斷開逆熔絲之後為必要的。 應注意到本發明之實施例可容易m態為用做1 絲和-逆絲之其絲絲來利用。t需要時，此型式之炫 、’糸可被寫人§午多次，例如從—炫絲改變至—逆炫絲再返 一炫 應注思到在言買取位元伯 1 ^ 作貝值1或〇之期間，讀取必須夠平順 以使得=會造成在位元之狀態中之改變。應進—步體會到 在寫入貝料位凡時’確保有足夠的電壓/電源/電流來確保 資料位元之正確狀態是必要的。在_實_中，使用例如 10 感測線302和303之感測線（第6圖）來讀取定址位元之狀態， 以及g寫入疋址位元時改變位元之狀態。 15 第6圖為一記憶體電路之說明示意圖，其中配置一交 叉點記憶體陣列325,如第3圖中所示的。在本發明之一實 %例中，實現將資料位元寫人—在—交叉點二極體記憶體 陣列325中之記憶體元件32〇,同時提供功率節省。 20 仍參考第6圖，以一列線（電極）3〇〇和行線（電極）3〇1之 矩陣來形成交叉點記憶體陣列325。在本發明之一實施例 中，列線300和行線301從交叉點二極體記憶體陣列325分 別經過列位址線（電路）304，列感測線3〇3，行位址線（電路 )305 ’和行感測線302來延伸。在一實施例中，配置行感 測線301 ,如此使得至行線3〇1之末端之電源連接為在條狀 物中（例如三個一組）且分別標記以Cl，C2和C3。在一實施 例中，列線300配置為使得至列線之末端之電源連接為在 條狀物中（例如三個一組）且分別標記為R1，R2* R3。因此 16 200302488 玖、發明說明 ，當寫入一記憶體晶胞中，例如在次陣列3 3 〇内之記憶體 元件/晶胞320時，只有在適當條狀物内的那些列和行線要 接收電源。因此，在此例中，當寫入在次陣列33〇之記憶 體晶胞320時，只有列條狀物r 1和行條狀物c丨接收電源， 5 如此使得只有包含記憶體元件320之次陣列330被供電。 應體會到若有其他記憶體元件配置於例如在次陣列 340中在交又點記憶體陣列325之右下角中，則只列條幻和 行條C3會接收電源，如此使得將R3和C3供電。應進一步 體會到藉由只啟動包含資料位元寫入之記憶體元件之那些 10 條狀物’實現功率消耗中之相當程度之減少。 第7圖為一寫入記憶體陣列325之一部份之所說明之示 思圖，記憶體元件320為其之一部份。包含如第5圖中所示 之熔絲元件322和二極體321之記憶體元件32〇耦合於一列 線300和一行線301之間。列位址線304透過定址解碼二極 15體於適§點上轉合至列線300 ,而行位址線3〇5以一類似之 方式耦合至行線301。電阻3〇6插入在行線3〇1和拉上電壓 +v之間，且與之耦合。電阻3〇7插入在列線抑1和拉下電 壓-V之間且與之耦合。列位址線304耦合至多個列二極體 308。列二極體3〇8使其陽極耦合至列位址線,而其陰 20極耦合至列線300，且受到列位址線3〇4之電壓控制。列位 址線305轉合至多個行位址二極體，行位址二極體3〇9 使其陰極耦合行位址線3〇5，使其陽極耦合至列線3〇ι，且 文到行位址線305之電壓控制。 仍參考第7圖，只在行位址輸入電壓（：]〇1，(：：1：)2和匸〇3 17 200302488 玖、發明說明 為高（+v)時，行電極3〇1為高。只在列位址輸入電壓 RD1，RD2和RD3為低⑼時，列電極3〇〇為低。因此，在列 位址輪入rd1，RD2和RD3將々之陽極電壓加至二極體3〇8 而行位址輸入CD1，CD2和⑶3全部將+v之陰極電壓加至二 5極體3〇9時才選擇記憶體元件320。應體會在第7圖中雖然 只顯示三個輸入電路，但可延展此寫入機制為包括更大或 更小數目之輸入。 仍參考第7圖，亦應體會若任何一個列位址二極體連 接至-近於+V之電壓，則無論行位址二極體之狀態為何， 忉記憶體元件將不會順偏。類似地，若任何—個行㈣二^ 體連接至近於-近於·ν之電壓，則記憶體晶胞無法順偏。 第8圖為在本發明之一實施例中寫入電路8〇〇之一所說 明之示意圖，其可實現將資料位元寫入_pRiM記憶體中 。記憶體陣列部份325A和325B分別表示一記憶體陣列 之行和列口 为。包含待寫入之資料位元且輕合至邏輯反相 為315之輸入之資料位元輸入線345顯示透過節點％】耦合 至電晶體316A且透過節點363耦合至電晶體316B。邏輯反 相器315使其輸出耦合至電晶體316B和316c。在一實施例 中，電晶體316A-316D為MOS(金氧半導體）。在其他實施 2〇例中，電晶體316A-316D可為其他電晶體型式，只要不同 的電晶體型式提供類似於一M0S型式電晶體之功能。在目 前實施例中，電晶體316A-316D為相同。 仍參考第8圖，電晶體316B顯示為使一電極耦合至行 感測放大器312之一輸入，電晶體3 16 c顯示為使一電極耦 18 200302488 玖、發明說明 合至列感測放大器313之一輸入。列感測放大器313顯示為 以負反饋加以耦合，行感測放大器313亦顯示為以負反鑛 來加以轉合。 仍參考第8圖，當要透過資料位元輸入線345將_具有 5 一（1)之二元值之資料位元寫入一記憶體元件時，例如第7 圖之記憶體元件320，一（1)之輸入二元值啟動電晶體316a 和3 16C，藉此將+V透過節372加至行感測線302，且亦使 得-V透過節點373加至列感測線303。因此，打開了電晶^ 316A和316D(導通），且如此，使得一資料位元寫入記憶體 10 陣列中。再者，當在線345上的資料位元為一（丨）時，其強 迫如一反相器之邏輯元件3 1 5輸出一個零（〇)，且因為此輸 出的零（〇)關閉了電晶體316B和316C(非導通）。因此節點 372和373分別與感測放大器312和313隔絕。 仍參考第8圖，當要透過資料位元輸入線345將一具一 15 零（〇)之二元值之資料位元寫入記憶體元件325中時，或在 讀取記憶體陣列325時，在節點362和363上的所輸入之零 (0)之二元值使得電晶體3 16A和3，16D保，持在一關閉或非導 通狀態中。這亦分別使得節點372和373與+V和-V隔絕， 然後透過邏輯反相器3 1 5將所輸入的零輸出為一個一（1), 2〇 其繼而打開電晶體3 16B和316C，使其導通。電晶體316B 和3 16C之導通使得列感測線303透過節點373將輸入加至列 感測放大器313，其亦使得行感測線3〇2透過節點372將輸 入加至行感測放大器312。這使得節點372和373被保持在 近於地端，藉此使得資料位元一不會寫入記憶體陣列 19 200302488 玖、發明說明 325中。應體會因為以負反饋耦合之故，所以列感測放大 為3 1 3會將節點373保持在中間電壓。亦應體會行感測放大 器3 12因為以負反饋耦合之故會將節點372保持在中間電壓 。因此，因為沒有寫入一個一之故，所以在記憶體陣列 5 325中會保持一個零（〇)。 進一步體會到在本發明之其他實施例中，可省略邏輯 反相器315，且可使電晶體316B和316C為與電晶體316A和 316D之極性互補，產生互補電晶體對，例如CM〇s(互補金 · 氧半導體），其配置於第8圖之寫入電路8〇〇内。例如，電 10晶體316A和316B會變成一互補電晶體對而電晶體316(：和 · 316D亦會變成一互補電晶體對。在此實施例中，每對電晶 體之一會在一打開狀態中（導通），而另一對（例如316B和 _ 316C)會在一關閉狀態（非導通）中，視所接收之輸入位元之 值而疋。亦體會到如此諸如31犯和316(：之每個具有改變

之電晶體316B 極性之電晶體類似於與邏輯反相器3丨5耦合之電晶體 和3 16C操作，如上面所述般。

而’電腦可讀取和電腦 使用之非揮發性記憶體（ROM)。然 可執行之指令可位於任何型式之電 20 200302488 玖、發明說明 腦可讀取媒介中。雖然在流程圖900中揭示了特定步驟， 但是這些步驟是示範性的。即，本發明十分適合於執行多 種不同的其他步驟，或第9圖中所提出之步驟之變化型式 。在目前實施例中，應體會流程圖900之步驟可以軟體， 5 硬體，或以軟體和硬體之任何組合來加以執行。 在第9圖之步驟902中，接收一輸入。在一實施例中， 輸入為一個一91)或一零90)。在一實施例中，透過一輪入 線來接收輸入，例如第8圖之輸入線34。 在弟9圖之步驟904中，一在一實施例中為一（1)之第一 10輸入透過例如第6圖之感測線302和303之感測線來將一高 電源加至一記憶體陣列之定址位元，例如記憶體陣列325 之位址位元320。加至定址位元之高電源使得在定址位元 上做一寫入操作。利用感測線來寫入至定址位元。 在第9圖之步驟904中，一在一實施例中為一零（〇)之第 15二輸入透過一例如第6圖之感測線3〇2和303之感測線來將 一低電源加至一記憶體陣列之定址位元，例如記憶體陣列 325之位址位元320。加至定址位元之低電源使得在定址位 元上做一讀取操作。利用感測線來寫入定址位元。 體會到接收第一和第二輸入之順序是任意的，如此使 20得在接收第一輸入之前可接收第二輸入，或反之亦然。 已為了說明和描述之目的提出了本發明之特定實施例 之岫述說明。其非預定為徹底說明或將本發明限制在恰為 所揭不之型式，且明顯地由上述教導可得到許多修改和變 化是可此的。選擇並描述實施例是為了最佳地說明本發明 21 200302488 玖、發明說明 〜原理及其貫際應用，藉此使得熟悉技藝之人士可最佳地 利用本發明且具有多種修改之多種不同的實施例適於所考 慮之特疋應用。預疋為本發明之範圍係由所附之申請專利 範圍及其等效所定義。 5 10 15 20 【圖式簡單說明】 所附之圖形，其包含於本說明書中且形成其之一部份 ，祝明了本發明之實施例，且與說明一起作用來說明本發 明之原理： 第1圖為一根據本發明之一實施例之組態為具有一可 插入於電子襞置中之資料儲存裝置之方塊圖。 第2圖為根據本發明之一實施例之組態為可插入於一 電子裳置之—接收槽中之資料儲存裝置之方塊圖。 第3圖為根本發明之一實施例之一資料儲存裝置之記 憶體陣列之說明透視圖。 曰第4圖為第3圖之資料儲存裝置之記憶體陣列之記憶體 晶胞之一部份之說明示意圖。 圖之記憶體陣列之單^記憶體晶 …第5圖為第3圖和第4 胞之說明示意圖。 第6圖為根據本發明之一實施例之一記憶體陣列之說 明電路圖。 陣列定址電路 弟7圖為本發明之一實施例之一記憶體 之說明。 明之一實施例之用以寫入一資料位 第8圖為根據本發 元之電路之說明示意圖 22 200302488 玖、發明說明 第9圖為在一用以將資料位元寫入一記憶體陣列之方 法中之步驟之流程圖。 【圖式之主要元件代表符號表】 1···裝置 2…箭頭 3···介面控制電路 4…介面連接器 5…介面卡 6 · · ·匯流排 7···内部匯流排 9---PIRM 3 0 0…歹丨J線 301···行線 302、303···感測線 3 0 4…歹丨J位址線 305···行位址線 307···電阻 308、309、321···二極體 312、313···感測放大器 3 15…邏輯反相器 316…電晶體 320…晶胞 322…熔絲元件 325…記憶體陣列 330…陣列 340…次陣列 3 4 5…輸入線 3 4 9…頂端層 3 50…層 360…輸入/輸出線 362、363、372、373···節點 370…定址電路 800…寫入電路

23

Claims (1)

1. 200302488 拾、申請專利範圍 1 · 一種用以將一資料位元寫入一記憶體陣列（325)之方法 ’该方法包含： 接收一第一輸入，其使得透過一感測線（302,303) 將高電源加至在該記憶體陣列（325)中之定址位元（320) 5 ’且在該定址位元〇25)上造成一寫入操作，以及 接收一第二輸入，其使得透過該感測線（3〇2,3〇3) 將低電源加至該定址位元（320)且在該定址位元（320)上 造成一讀取操作，如此使得使用該感測線（3〇2,3〇3)來 讀取和寫入該定址位元（32〇)。 10 2·如申請專利範圍第1項之方法，其進一步包含透過多條 包含多條行位址線（305)和多條列位址線（304)之位址線 來將該定址位元（320)定址，只要該多條行位址線（304) 為高而該多條列位址線（3〇5)為低。 3 ·如申請專利範圍第1項之方法，其進一步在接收該第一 15 輸入之後隔絕多個第二開關（316B，316C)，其中該多個 第一開關（316B，316C)為在一非導通狀態中。 -如申請專利範圍第1項之方法，其進一步包含在接收該 第二輸入之後隔絕多個第一開關（316A，316D)，其中該 多個第一開關（316A，316D)為在一非導通狀態中。 20 5.如申請專利範圍第3項之方法，其進一步包含將在多個 輕合至多個第一開關（316A，316D)和多個該第二開關 (316B，316C)之多個節點（372,373)上所決定之電壓為一 中間電壓位準，如此使得該定址位元（32〇)之零狀態為 未改變’該中間電壓位準係由耦合至該感測線 24 200302488 拾、申請專利範匱 〇02,303)之多個感測放大器（312,313)所提供。 6·如申請專利範圍第旧之方法，其進—步包含當該定址 位兀為一逆熔絲時，將該定址位元（32〇)之狀態從一高 電阻狀態改變至_低電阻狀態。 5 7·如申請專利範圍第1項之方法，其進一步包含當該定址 位兀為一熔絲時，將該定址位元之狀態（320)從一低電 阻狀態改變至一高電阻狀態。 8 ·如申明專利範圍弟2項之方法，其進一步包含電源條狀 物（Cl，R1)做為该定址位元（320)之該定址之一部份。 10 9· 一種用以將一資料位元寫入至一記憶體陣列（325)之電 路（800)，其包含： 一用以提供電壓位能和電流至該電路（800)且耦合 至其之電源； 一用以接收資料位元值並耦合至一邏輯反相器 15 (315)之輸入線（345); 多個具有耦合至該輸入線（345)之第一導線之第一 電晶體（316A，316D);。 多個具有耦合至該輸入線（345)之第一導線之第二 電晶體（316B，316C); 20 多個耦合至該多個第一和第二電晶體 (316八，316丑，316(：和3160)之其他導線且耦合至該記憶 體陣列（325)之感測線（302,303); 多個耦合至該多個第一和第二電晶體 (316八，3166,316(：和3160)之其他導線之感測放大器 25 200302488 拾、申請專利範圍 (312,313);以及 多個耦合至該記憶體陣列（325)且耦合至該感測線 (302,303)之位址線（304,305)，使能將該資料位元寫入 至該記憶體陣歹|J(325)之一定址位元（320)。 5 10.如申請專利範圍第9項之電路，其中該多個第一電晶體 (316A，316D)包含一第一電晶體（316A)及一第四電晶體 (316D)，且其中該第一電晶體（316A)之一第三導線耦 合至該電路（800)之較高位能電壓（V+)，且其中該第一 電晶體（316A)之一第二導線耦合至該多個感測線（302) 10 之一0 26