TW198767B - - Google Patents

Download PDF

Info

Publication number
TW198767B
TW198767B TW080107045A TW80107045A TW198767B TW 198767 B TW198767 B TW 198767B TW 080107045 A TW080107045 A TW 080107045A TW 80107045 A TW80107045 A TW 80107045A TW 198767 B TW198767 B TW 198767B
Authority
TW
Taiwan
Prior art keywords
lead
thickness
inner lead
semiconductor element
lead frame
Prior art date
Application number
TW080107045A
Other languages
English (en)
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW198767B publication Critical patent/TW198767B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

198767 A 6 B6 經濟部屮央標準局A工消费合作社印製 五、發明説明（1 ) [産業上之利用領域] 本發明有關於半導體裝置及其製造方法，尤其有關於 封裝之多接腳化者。 [習知之技術] 第6圖是斜視圖用來表示習知之線接合方式之半導體 裝置之一部份之剖面，第7圖是斜視圖用來擴大的顯示 該半導體裝置之主要部份。在附圖中，符號]是引線框 架，在其中央部份設有以支持臂3支持之小片襯墊2。4 是被設置成從引線框架1朝向中心部份突出之多値之内 引線，其前端部份被配置成面對小Η襯塾2之周邊並且 與該小Η襯墊2隔箸指定之間隔。5是半導體元件，經由 接著劑被裝配在小片襯墊2上，設在半導體元件5之結合 櫬墊和與其對應之各個内引線4分別經由線6被連接。 如上所述，連接到多個内引線4之半導體元件被密封 在環氣樹脂之塑料内，使外引線7之一部份露出，其他 部份與内引線4和小片襯墊2 —起形成封裝8。其次，將 從封裝8突出之外引線7折曲作為端子用來製造線結合方 式之半導體裝置。 第8圖是習知之TAB方式之半導體裝置之剖面圖。在該 圖中，將半導體元件5配置在薄膜載體10之裝置孔洞内， 設在薄膜載體1 0之指狀物U分別連接到設在半導體元件 5之有關之結合襯墊，該半導體元件5和指狀物11之一部 份被如冏塑料1 2之環氣樹脂加以密封，用來製造T A B方 (請先閱讀背面之注意事項再填寫本頁) 裝- 訂 線· 19B767 Λ 6 Β6 經濟部中央標準局貝工消費合作社印製 五、發明説明（2 ) 式之半導體裝置。 [發明所欲解決之問題] 在上述方式之習知之線結合方式和TAB方式之半導體 裝置中，依照半導體元件之大小，結合襯墊之配置等， 用來設計和製作適合之引線框架之内引線和設在薄膜載 體之指狀物。 然而，隨著最近之電子機器之小型化和薄型化，為箸 要使封裝多接脚化.所以内引線之間距間隔會變狹，在 内引線之數目必需增加之情況時，習知之線結合方式之 半導體裝置因為引線框架之外引線7和内引線4之厚度相 同，所以不能利用蝕刻或衝製來實施精細加工使其幅度 變狹，在目前假如引線框架1之板厚為15 0«in時，與此 對應的，内引線4之間距間隔之界限為250Wm,在此種 引線框架1之厚度時，要使間距間隔變狹和增加内引線4 之數目增加藉以多接腳化時會有困難為其問題。在TAB 方式中，指狀物1 1之板厚為3 0〜5 0 w m ,在強度方面較 弱為其問題。另外，在線結合方式之半導體裝置中，為 著要充分的確保内引線4之間距間隔，所以内引線4必需 被配置成對半導體元件5形成放射狀，因此半導體元件5 和内引線4之前端之距離會變長，該變長部份之線6會産 生垂下，在利用封裝8來密封半導體元件5和内引線4之 情況時，會産生線之移動，垂下之線6相互之間會有産生 邊綠短路之危險為其問題。 -4 - (請先閲讀背而之注意事項再填寫本頁) 本紙張尺度逍用中國國家楳準(CNS)f 4規格(210x297公《：) 198767 Λ 6 ΙΪ6 經濟部中央標準局员工消费合作社印製 五、發明説明（3 ) 本發明用來解決上述之 成本低廉之半導體裝置及 腳化和可以防止邊緣短路 [發明之解決手段] 本發明之線結合方式之 其厚度約為引線框架之外 襯墊，其厚度與引線框架 來接著小Η襯墊，外引線 件，被接著和固定在小Η 元件之結合襯墊和内引線 件，絶綠基板，外引線之 另外，本發明之線結合 是在將絶線基板接著到引 後.在該引線框架材料板 法形成具有厚度約為引線 之内引線區域部份，或是 引線框架材料板之表面之 架材料板之背面中央部份 引線區域部份以外之部份 後在内引線區域部份，經 Η襯墊，同時在其中央部 引線之厚度之1/5〜1/3之 固定在小Η襯塾上，利用 問題，其目的是提供一種製作 其製造方法，可以使封裝多接 半導體 引線之 之内引 之一部 襯墊上 :和封 部份 方式之 線框架 之表面 框架材 在上述 後，使 ,然後 ,經由 由蝕刻 份之周 内引線 線來連 裝置具 厚度之 線相同 份和内 ;線， 裝，用 和内引 半導髏 材料板 中央部 料板之 内引線 絶線基 在引線 蝕刻法 法於其 邊形成 ,將半 接該半 備有：内引線， 1 / 5〜1 / 3 ;小片 :絶線基板，用 引線；半導體元 用來連接半導體 來密封半導體元 線之一部份。 裝置之 之背面 份，利 厚度之 區域部 板接箸 框架材 形成外 中央部 具有厚 導體元 導體元 製造方法 中央部份 用半蝕刻 1/5〜1/3 份形成在 在引線框 料板之内 引線，然 份形成小 度約為外 件接著和 件之結合 (請先閲讀背而之注意事項再填寫本頁) 裝· 線· t紙張尺度逍用中國國家楳準(CNS)甲4規格(210X297公釐） 198767 Λ 6 Π 6 經濟部中央標準局貝工消費合作社印製 五、發明説明（4 ) 襯墊和内引線，然後利用密封材料來密封半導體元件， 絶線基板，外引線之一部份和内引線。 另外一種半導體裝置之製造方法是在將絶緣基板接著 到引線框架材料板之背面中央部份後，在該引線框架材 料板之表面中央部份，利用半蝕刻法形成具有厚度約為 引線框架材料板之厚度之1 / 5〜1 / 3之内引線區域部份， 然後將引線框架材料板之内引線區域部份以外之部份和 絶綠基板壓接在一起用來形成外引線，然後在内引線區 域部份，經由蝕刻法於其中央部份形成小Η襯墊，同時 在其中央部份之周邊形成具有厚度約為外引線之厚度之 1/5〜1/3之内引線，將半導體元件接著和固定在小片椒 墊上，利用線來連接該半導體元件之結合襯墊和内引線 ,然後利用密封材料來密封半導體元件，絶緣基板，夕卜 引線之一部份和内引線。 另外，本發明之TAB方式之半導體裝置之構成方式是 具備有：内引線，其厚度約為薄膜載體之指狀物之外引 線之1/3〜]/2;絶綠基板，用來接著指狀物之外引線之 一部份及内引線；半導體元件，其結合襯墊連接在内引 線；和封裝，用來密封半導體元件，絶綠基板，外引線 之一部份和内引線。 [作用] 在本發明之線結合方式之半導體裝置中，因為使引線 框架之内引線之厚度形成大約為外引線之厚度之1/5〜 一 6 ~ (請先閲讀背而之注意事項再填寫本頁) 裝- 訂_ 線· 本紙張尺度逍用中B Η家《準(CHS)甲4規格(210x297公;》) 198767 Λ 6 Β6 五、發明説明（5 ) 強 之 線 引 外 保 確 度 厚 之 有 原 其 以 以 可 線 引 外 以 所 之被 線 ， 弓外 内另 使 〇 可加 於增 由以 ，可 狹目 變數 度之 寬線 之引 線内 引以 内所 使 ， 以狹 可變 此隔 因間 ，距 度間 在接 定連 固來 和線 箸以 接為 被因 及 ， 以塾 線襯 弓 合 内結 薄之 之件 板元 基體 綠導 絶半 在之 定上 固墊 和襯 著片 接小 對確 線且 該而 在利 , 順 強以 補可 被 ， 度動 強移 之生 線産 弓 會 内不 使線 板引 基内 綠 , 絶時 由接 經連 以線 所引 , 内 基 綠 絶 將 在 是 造 S3 之 置 裝 鐙 AHO 導 半 之 。式 接方 連合 之結 線線 -7 y/ι. , 進外 的另 實 線度 弓厚 該有 在具 , 成 後形 份法 B. nj ώ口 亥 央蝕 中半 面用 背利 之 ， 板份 料部 材央 架中 框面 線表 引板 到料 著材 接架 板框 部板 域料 區材 線架 引框 内線 之引 3 /.在7成 5 形 1/份 之部 度域 厚區 之線 板引 料内 材述 架上 框在 線是 I 弓 每 為 ， 約份 面以域 背份區 之部線 板域引 料區内 材線在 架引後 框内然 線之 ， 引板線 在料引 著材外 接架成 板框形 基線法 緣引刻 絶在蝕 使後由 ,然經 後 ，， 之份份 面部部 表央之 之中外 在1/ 時之 同度 , 厚 墊之 襯線 K 引 、 L! JO 夕 成為 形約 份度 部厚 央有 中具 其成 於形 法邊 刻周 蝕之 由份 經部 ，央 份中 部其 (請先閱讀背面之注意事項再塡寫本頁) 裝· 訂_ 線· 經濟部中央標準局貝工消費合作社印製 上 襯 片 小 在 定 固 和 著 接 件 元 體 導 半 將 線 引 内 之 線 引 内 和 Μ 襯 合 結 之 件 元 體 導 半 該 接 逋 來 線 用 引強樣 外補一 ，來術 板板技 基基知 緣線習 絶絶與 ，用用 件利利 元以 ， 體可度 導，強 半此之 封因線 密 ，引 來線内 料引之 材内薄 封和線 密份引 用部外 利 一 比 後之度 然線厚 本紙張尺度遑用中國國家樣準(CNS)肀4規格(210x297公*) 198767 A 6 η 6 經濟部中央標準局Α工消費合作社印製 五、發明説明（€> ) 之蝕刻工程可以用來對内引線實施精細加工使其寛度變 狹，所以能夠以低成本獲得間距間隔狹窄之多個内引線 之裝置。另外，在引線框架材料板之内引線區域部份以 外之部份，利用衡製法形成外引線，當與使用蝕刻工程 之方式比較時，其製造時間可以縮短，而且製造成本可 以降低（ 另外，在本發明之T A B方式之半導體裝置中，因為設 在薄膜載體之指狀物之内引線之厚度形成約為外引線之 厚度之]/ 3〜1 / 2 ,所以可以確保外引線之強度，内引線 之寬度可以變狹，因為内引線之間距間隔變狹，所以内 引線之數目可以增加。S外，因為被接箸和固定在絶緣 基板之薄内引線，用來連接半導體元件之結合襯墊，所 以 引線之強度被絶線基板補強，在内引線和半導體元 件之結合襯墊之連接時，内引線不會産生移動，可以順 利而且確實的進行與半導體晶Η之連接，， [實施例] 第1圖是剖面圖，用來表示本發明之一實施例之線結 合方式之半導體裝置，第2圖是斜視圖，用來表示該半 導體裝置之主要部份。在附圖中，符號21是引線框架， 在其中央部份設有小Η襯墊22接著在絶綠基板。23是從 引線框架21朝向中心部份突出之多個内引線，其前端部 份被配置成面對小Η襯墊22之周邊並且與該小Μ襯墊22 隔開指定之間隔。2 4是與内引線2 3形成一體之外引線。 (請先閲請背面之注意事項再填寫本頁) 裝. 訂_ 線· 本紙張尺度逍用中國國家搮準(CHS)甲4規格(210x297公*) 198767 Λ 6 Β6 經濟部中央標準局员工消费合作杜印製 五、發明説明（7) 在本發明之實施例中，内引線2 3形成3 0至5 Ο « m之厚度， 其厚度遠小於外引線之厚度1 5 0 u m。因此，内引線2 3之 前端側之寬度亦形成3 0〜5 0 u ®之程度。另外，在内引 線23之前端部份之表面施加有鍍銀23a。25是絶緣基板 ，以接著之狀態裝載小片襯墊2 2 ,外引線2 4之一部份， 和内引線2 3 ,符號2 6是利用接著劑裝在小片襯塾2 2上之 半導體元件，設在半導體元件26之結合襯墊和與對應之 各個内引線23分別經由線27被連接。當線27連接内引線 2 3時，内引線23之接著在絶緣基板25之強度就被補強， 所以内引線2 3不會産生移動，而且線2 7之連接亦可以順 利的確實進行。 依照這種方式，連接在多個内引線23之半導體元件26 和内引線2 3 ,小Η襯墊2 2及絶綠基板2 5 -起密封在一個 由環氣樹脂製成之塑料封裝内，使外引線2 4之一部份保 持露出。然後，將突出到封裝2 8之外之外引線折曲用來 作為端子，於是線結合方式之半導體裝置之製造即告完 成。 在此種半導體裝置中，即使外引線24之厚度與習知技 術者相同時，因為内引線2 3之間距間隔從習知技術之2 5 0 iu in變狹成為5 0〜1 Ο Ο a m ,所以内引線2 3之數目可以增 加，對於線結合方式之半導體裝置，封裝2 8之多接腳化 可以從習知之2 0 0個接腳增加到4 0 0個接腳。 另外，因為可以使内引線2 3之前端接近半導體元件2 6 -9 - (請先閱讀背面之注意事項再填寫本頁) 裝* 訂 線- 本紙張尺度遑用中國國家樣準(CNS)甲4規格(210 X 297公釐) 198767 Λ 6 13 6 經濟部中央標準局貝工消费合作社印製 五、發明説明（8) ，所以可以縮短線2 7之長度，使線2 7不會垂下，可以避 免利用封裝28密封半導體元件26等時産生線27相互間之 邊緣短路。 下面將説明半導體裝置之製造方法。 第3圖U)〜（e)是說明圖，用來表示本發明之線結合 方式之半導體裝置之引線框架製造工程，其中由如同聚 醯亞胺，玻璃環氣和陶瓷之絶綠材料所製成之絶綠基板 2 5 ,利用接著劑的接著用來粘貼在如第3圖（b )所示之1 5 0 厚之引線框架材料板29之背面中央部份，該板29如 第3圖（a)所示的由銅或4-2合金來形成。然後，如第3圖 (c )所示，利用半蝕刻法在第3画（c )所示之引線框架材 料板29之表面中央部份形成厚度30〜50wm之内引線區 域部份3 0。另外，亦可以在將内引線區域部份3 0形成在 引線框架材料板2 9之後再粘阽絶綠基板2 5。其次，如第 3画（d )所示，利用蝕刻法在引線框架材料板2 9之内引線 區域部份3 0以外之部份之周邊部份形成外引線2 4 ,然後 ，如第3圖（e )所示，利用蝕刻法對内引線區域部份3 0進 行蝕刻，在其中央部份形成小Η襯墊22,同時在其中央 部份之周邊形成厚度30〜50^〇1之内引線23。如此一來 就形成具有外引線2 4和内引線2 3之粘阽有絶緣基板2 5之 引線框架21，其中該内引線23之厚度約為外引線24之厚 度之1 /5〜1 /3。 依照這種方式，使内引線23之厚度比外引線24薄，利 -1 0 - (請先閲讀背面之注意事項再填寫本頁) 裝· 訂_ 線- 本紙張尺度遑用中國Β家橾準(CNS)甲4規格(210X297公龙) 198767 Λ 6 Β6 經濟部中央標準局貝工消費合作社印製 五、發明説明（9 ) 用絶緣基板25來補強變薄之内引線23之強度，利用與習 知技術相同之蝕刻工程可以用來對内引線23實施精細加 工使其寬度變狹，所以能夠以低成本獲得間距間隔狹窄 之狹窄之多個内引線23之裝置。 然後，將半導體元件2 6接著和固定在引線框架2 1之小 Η襯墊22上，該半導體元件26之结合襯塾和内引線23利 用線27來連接，半導體元件26,絶緣基板25,内引線23 及外引線24之一部份被密封在封裝28内，該封裝28由如 同環氣樹脂的密封材料來製成，從封裝2 8突出之外引線 24被折曲作為端子，於是線結合方式之半導體裝置之製 作即告完成。 第4圖（a)〜（e>是說明圖，用來表示本發明之線結合 方式之半導體裝置之引線框架之另外一個之製造工程， 其與第3圖（a)〜（e)所示之製造工程之不同處是在引線 框架材料板29之内引線區域部份30以外之部份，並不是 使用蝕刻工程，而是利用衝製方法，與絶緣基板25—起 被衝製用來形成外引線24。當與蝕刻工程相比時，此種 衝製工程可以使製造時間縮短，和使製造成本降低。 第5圖是剖面圖，用來表示本發明之另一實施例之TAB 方式之半導體裝置。在該實施例中，引線框架41之内引 線42形成具有較薄之30〜50« m之厚度，該厚度比外引 線43之厚度150« m小很多。因此，内引線42之前端側之 寬度亦形成3 0〜5 0 w m之程度，内引線4 2之間距間隔亦 -1 1 - (請先閲讀背面之注意事項再填寫本頁) 裝· 訂_ 線- 本紙張尺度逍用中B围家楳準(CNS)甲4規格(210x297公龙） 198767 A 6 B6 經濟部中央標準局貝工消费合作杜印製 五、發明説明（1^) 形成50〜100w Hi。44是絶緣基板，以接著之狀態裝載外 引線43之一部份和内引線42。另外，設在半導體元件27 之結合襯塾分別用來連接引線框架4〗之内引線4 2 ,將半 導體元件26,絶綠基板44,外引線43之一部份及内引線 42—起密封在一個由環氧樹脂製成之封裝45内，然後將 突出到封裝45之外的外引線43折曲用來作為端子，於是 TAB方式之半導體裝置之製造即告完成。 在此種半導體裝置中，即使引線框架41之外引線43之 厚度與習知技術者相同時，因為内引線4 2之間距間隔從 習知之250/z m變狹成為50〜100w m,所以内引線42之數 目可以增加，對於TAB方式之半導體裝置，封裝45可以 多接腳化。 [發明之效果] 本發明之線結合方式之半導體裝置如上所述，因為使 引線框架之内引線之厚度形成約為外引線之厚度之1 / 5 〜1 / 3 ,所以即使外引線之厚度與習知實例相同時亦可 以確保外引線之強度，而且内引線之寬度可以變狹，經 由使内引線之間距間隔變狹，可以使内引線之數目增加 和使封裝多接腳化，另外，經由使内引線之前端接近半 導體裝置，可以使線之長度變短，用來防止線之垂下， 在密封時具有防止邊線短路之效果。 另外，被接著和固定在絶線基板之薄内引線以及被接 著和固定在小Η襯墊上之半導體元件之結合襯墊，因為 -1 2 - (請先閲背面之注意事項再填寫本頁) 裝. 訂 線< 本紙張尺度遑用中國困家榣毕(CNS)甲4規格(210><297公釐) 198767 五、發明説明（n) 經濟部中央標準局esc工消t合作社印製 強有 引板引或面部部份中 卜工以，線使且 之 補具 到料為，表央之部其 刻所置引與而¾¾線 被， 著材約份之中外域在1/蝕，裝内當， W 引 度動 接架度部板面以區時之^ 之狹之之，短S外 強移 板框厚域料背份線同度έθ樣變線料線縮 ，為 SQ 中 之生 基線有區材之部引-厚一 一度引材引以 。„」約 補 置 線産。綠引具線架板域内墊之 U 術寬内架外可果II成 引會果絶該成引框料區講襯線 U 技其個框成間效II形 内不效將在b 内線材線直片引 Μ 知使多線形時之is度 使線之在， 之引架引後小外«!習 Η 之引法造良 W 厚 板引接是後法/3在框内然成為 U 與加窄在製製優 Μ 之 基内連置份刻y 成線之，形約U用細狹，衝其常U線 綠，之裝部蝕 5 形引板線份度U利精隔外用，非 U 引 絶時線體央半1/份在料引部厚 D ,施間另利時有 2内 由接行導中用之部著材外央有’^； 度實距。，較具TA之 經連進半面利度域接架成中具 W 強線間果份比，之物 以線實之背，厚區板框形其成7TJ-·之引得效部式低明狀 所引確明之份之線基線法於形 P 線内獲之之方降發指 ,内且發板部板引綠引刻法邊肖引對本良外之以本之 接對而本料央料内絶在蝕刻周！! 内來成優以程可在體 連線利，材中材述使後由蝕之Λ5之用低常份工本，載 來該順外架面架上，然經由份 薄以以非部刻成外膜 線在以 S 框表框在後’，經部35線可夠有域蝕造另薄 以 ，可 線之線是之份份，央1/引程能具區用製 在 (請先閲讀背而之注意事項再填寫本頁) 本紙張尺度逍用中國國家標準(CNS)甲4規格(210X297公货) 經濟部中央標準局员工消t合作社印製 198767 Λ 6 _13 6 _ 五、發明説明（12) 厚度之1 / 3〜1 / 2 ,所以即使外引線之厚度與習知技術者 相同時亦可以確保外引線之強度，並且可以使内引線之 寛度變狹，經由使内引線之間距間隔變決，可以增加内 引線之數目增加，和使封裝多接腳化，具有非常優良之 效果。另外，因為使半導體元件之結合襯墊連接在被固 定於絶緣基板之薄内引線，所以内引線之強度被絶線基 板補強，在内引線和半導體元件之結合襯墊之連接時， 内引線不會産生移動，可以順利而且確實的進行與半導 體晶片之連接。 [附圖之簡單說明] 第】圖是剖面圖，用來表示本發明之一實施例之線結 合方式之半導體裝置，第2圖是斜視圖，用來表示該半 導體裝置之主要部份，第3圖（a)〜（e)説明圖，用來表 示該半導體裝置之引線框架之製造工程，第4圖（a)〜（e) 是説明圖，用來表示該引線框架之另外-個製造工程， 第5圖是剖面圖，用來表示本發明之另一實施例之TAB方 式之半導體裝置，第6圖是斜視圖，用來表示習知之線 結合方式之半導體裝置之一部份之剖面，第7圖是斜視 圖，用來擴大的表示該半導體裝置之主要部份，第8圖 是習知之T A B方式之半導體裝置之剖面圖。 [符號之說明] 2 ]...引線框架，2 2 ...小Η襯墊，2 3 ...内引線， 2 4 ...外引線， 2 5 ...絶緣基板，2 6 ...半導體元件， 27...線， 28...封裝。 一 1 4 _ (請先閲讀背而之注意事項再填寫本頁) 本紙張尺度逍用中國國家猱準(CNS)肀4規格（210x297公4)

Claims (1)

  1. 經濟部中央標爭局員工消費合作社印製 一61 二 ____D7_ 六、申諸專利.苑® 1. 一種半導體裝置，其特擻是具備有：内引線，其厚度 約為引線框架之外引線之厚度之1 / 5〜1 / 3 ;小片襯墊 ,其厚度與引線框架之内引線相同；絶緣基板，用來 接著小片襯墊，外引線之一部份和内引線；半導體元 件，被接著和固定在小Η襯墊上；線，用來連接半導 體元件之結合襯塾和内引線；和封裝，用來密封半導 體元件，絶緣基板，外引線之一部份和内引線之一部 份。 2. —種半導體裝置之製造方法，其特獻是在將絶緣基板 接著到引線框架材料板之背面中央部份後，在該引線 框架材料板之表面中央部份，利用半蝕刻法形成具有 厚度約為引線框架材料板之厚度之1/5〜1/3之内引線 區域部份，或是在上述内引線區域部份形成在引線框 架材料板之表面之後，使絶緣基板接著在引線框架材 料板之背面中央部份，然後在引線框架材料板之内引 線區域部份以外之部份，經由蝕刻法形成外引線，然 後在内引線區域部份，經由蝕刻法於其中央部份形成 小片襯墊，同時在其中央部份之周邊形成具有厚度約 為外引線之厚度之1/5〜1/3之内引線，將半導體元件 接著和固定在小片襯墊上，利用線來連接該半導體元 件之結合襯墊和内引線，然後利用密封材料來密封半 導體元件，絶緣基板，外引線之一部份和内引線，藉 以製成半導體裝置。 -15- (請先閱讀背面之注意事項再填寫本頁 •訂. -線. 本紙张尺度適川t ra W家標準（CNS)〒4规格（2] Ο X297公犮） 經濟部中央標準局員工消費合作社印製 AT198767 C7 _____D7 六、申請專利範圊 3. —種半導體裝置之製造方法，其持擻是在將絶綠基板 接著到引線框架材料板之背面中央部份後，在該引線 框架材料板之表面中央部份，利用半蝕刻法形成具有 厚度約為引線框架材料板之厚度之1 / 5〜1 / 3之内引線 區域部份，然後將引線框架材料板之内引線區域部份 以外之部份和絶緣基板壓接在一起用來形成外引線， 然後在内引線區域部份，經由蝕刻法於其中央部份形 成小片襯墊，同時在其中央部份之周邊形成具有厚度 約為外引線之厚度之1 / 5〜1 / 3之内引線，將半導體元 件接著和固定在小Η襯墊上，利用線來連接該半導體 元件之結合襯墊和内引線，然後利用密封材料來密封 半導體元件，絶緣基板，外引線之一部份和内引線， 藉以製成半導體裝置。 4. 一種半導體裝置，其特擻是具備有：内引線，其厚度 約為薄膜載體之指狀物之外引線之厚度之1/3〜1/2; 絶緣基板，用來接著指狀物之外引線之一部份及内引 線；半導體元件，其結合襯墊連接在内引線；和封裝 ,用來密封半導體元件，絶綠基板，外引線之一部份 和内引線。 (請先閲讀背面之注意事項再填寫本頁，一 -16- 本紙張尺度適十W «家標準（CNS) ιΡ Ί規格（210 X 297公犮）
TW080107045A 1990-09-12 1991-09-05 TW198767B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2240161A JPH04120765A (ja) 1990-09-12 1990-09-12 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
TW198767B true TW198767B (zh) 1993-01-21

Family

ID=17055406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW080107045A TW198767B (zh) 1990-09-12 1991-09-05

Country Status (5)

Country Link
JP (1) JPH04120765A (zh)
KR (1) KR970000219B1 (zh)
GB (1) GB2247988B (zh)
HK (1) HK101497A (zh)
TW (1) TW198767B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550900B2 (ja) * 1993-11-18 1996-11-06 日本電気株式会社 半導体装置
JP3506341B2 (ja) * 1994-06-28 2004-03-15 株式会社ルネサステクノロジ 半導体装置
US5929513A (en) * 1994-08-16 1999-07-27 Fujitsu Limited Semiconductor device and heat sink used therein
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
KR0156622B1 (ko) * 1995-04-27 1998-10-15 문정환 반도체 패키지,리드프레임 및 제조방법
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
JP2891692B1 (ja) 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711625A (en) * 1971-03-31 1973-01-16 Microsystems Int Ltd Plastic support means for lead frame ends
CA1032276A (en) * 1973-12-03 1978-05-30 Andrew Koutalides Package for semiconductor beam lead devices
DE3261669D1 (en) * 1981-03-27 1985-02-07 Amp Inc Semiconductor chip carrier
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
GB2178894B (en) * 1985-08-06 1988-07-27 Gen Electric Co Plc Preparation of fragile devices
EP0405330A3 (en) * 1989-06-29 1992-05-06 Motorola, Inc. Flagless leadframe, package and method

Also Published As

Publication number Publication date
KR970000219B1 (ko) 1997-01-06
GB2247988B (en) 1995-03-29
HK101497A (en) 1997-08-15
GB9119362D0 (en) 1991-10-23
JPH04120765A (ja) 1992-04-21
KR920007155A (ko) 1992-04-28
GB2247988A (en) 1992-03-18

Similar Documents

Publication Publication Date Title
TW454287B (en) Multi-media chip package and its manufacture
GB2149209A (en) An identification card or similar data carrier incorporating a carrier element for an ic module
TW198767B (zh)
JPH01183837A (ja) 半導体装置
JPS63188964A (ja) 集積回路パツケ−ジ
TW569406B (en) Semiconductor device and the manufacturing method thereof
TW441062B (en) Carrier substrate for producing semiconductor device
JPH09246427A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置
JP2589093B2 (ja) Ｉｃカードの製造方法
JPH01208847A (ja) 集積回路装置
JPS62165349A (ja) 半導体装置用リ−ドフレ−ム
JPH11216974A (ja) 複合型ｉｃカード及びその製造方法
JPH04340265A (ja) 表面実装型半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
TW472375B (en) Leadframe for exposed-pad type chip package structure
JP2000223611A (ja) Ｂｇａ用リードフレーム
JPH02198147A (ja) Ｉｃパッケージ
JPS6148952A (ja) 半導体装置
KR100257396B1 (ko) 반도체리드프레임제조방법
JPS63152160A (ja) 半導体装置用リ−ドフレ−ム
JPH03296233A (ja) 半導体装置
JPH04322435A (ja) 半導体装置およびその製造方法
KR960000220B1 (ko) 칩-온-보드형 반도체 패키지 및 그 제조 방법
JPS6336551A (ja) 半導体装置
JPH0687486B2 (ja) Ｉｃカード用モジュール