TH4420A - วงจรประมวลผลสัญญาณเชิงตัวเลขอย่างอนุกรม - Google Patents

วงจรประมวลผลสัญญาณเชิงตัวเลขอย่างอนุกรม

Info

Publication number
TH4420A
TH4420A TH8701000147A TH8701000147A TH4420A TH 4420 A TH4420 A TH 4420A TH 8701000147 A TH8701000147 A TH 8701000147A TH 8701000147 A TH8701000147 A TH 8701000147A TH 4420 A TH4420 A TH 4420A
Authority
TH
Thailand
Prior art keywords
recorder
bit
sample
aforementioned
output
Prior art date
Application number
TH8701000147A
Other languages
English (en)
Other versions
TH3118B (th
Inventor
รอย แม็คคลารี่ นายเดนนิส
เบนจามิน ดีเทอริช นายชาร์ลส
Original Assignee
นายโรจน์วิทย์ เปเรร่า
นายธเนศ เปเรร่า
Filing date
Publication date
Application filed by นายโรจน์วิทย์ เปเรร่า, นายธเนศ เปเรร่า filed Critical นายโรจน์วิทย์ เปเรร่า
Publication of TH4420A publication Critical patent/TH4420A/th
Publication of TH3118B publication Critical patent/TH3118B/th

Links

Abstract

ระบบประมวลผลเชิงตัวเลขแบบอนุกรมบิทให้เครื่องบันทึกและแล็ชเพื่อทำตัวอย่างให้เข้าจังหวะกันและให้ผลออกมาเป็นบัทซิก โดยทั่วไปบล็อกประมวลผลแต่ละบล็อกในระบบรวมถึงเครื่องบันทึกขยายซิกที่กระทำอยู่ก่อนส่วนเชิงเลขคณิต และเครื่องบันทึกส่งออกไปตามส่วนเชิงเลขคณิต เครื่องบันทึกรับเข้าของส่วนเชิงเลขคณิตหนึ่งอาจผสมกับเครื่องบันทึกส่งออกของส่วนเชิงเลขคณิตที่กระทำอยู่ก่อนหน้านี้ เครื่องบันทึก หนึ่งรวมถึงแล็ชที่ได้ต่อควบอยู่อย่างอนุกรม ซึ่งได้ควบคุมอย่างเลือกได้ผ่านบิทตัวอย่างอย่างอนุกรม หรือจำลองบิทซิก โดยเฉพาะเครื่องบันทึกถูกจับเวลาด้วยสัญญาณจับเวลาหนึ่งสัญญาณในสองสัญญาณที่มีจำนวนต่างกันของจังหวะต่อคาบตัวอย่าง และความยาวของโดยเฉพาะเครื่องบันทึกได้ถูกเลือกแล้ว ดังนั้นที่สถานีปลายทางของแต่ละคาบตัวอย่างบิทของแต่ละตัวอย่างที่อยู่ในระบบประมวลผลจะให้ผลออกมาอย่างเหมาะสม

Claims (2)

1. วิธีการของการประมวลผลตัวอย่างเชิงตัวเลขอนุกรมบิทสองส่วนเติมเต็มเชิงเลขคณิต รวมถึงบิทซิกซึ่งตัวอย่างเกิดขึ้นอยู่ในช่วงตัวอย่างปริภูมิสม่ำเสมอที่ประกอบด้วย การจัดบิทอนุกรมของตัวอย่างเชิงตัวเลขดังกล่าวไปทำให้เกิดบิทนัยสำคัญน้อยก่อนและบิทซิกทีหลัง การจัดให้ขั้วของหน่วยประมวลผลเชิงเลขคณิตเป็นฟังก์ชั่นเชิงเลขคณิตตามการกระทำที่ต้องการตามลำดับ การต่อเข้าด้วยกันของหน่วยประมวลผลเชิงเลขคณิตดังกล่าวกับเครื่องบันทึกขยายซิก การจับเวลาเครื่องบันทึกขยายซิกดังกล่าวด้วยจำนวนที่คงที่ของจังหวะต่อคาบตัวอย่าง และ การใช้สัญญาณควบคุมขยายซิกไปที่เครื่องบันทึกดังกล่าวเมื่อจำลองบิทซิกส่งออกไปโดยเครื่องบันทึกดังกล่าวหลังจากการเกิดบิทซิกดังกล่าวอยู่ภายในคาบตัวอย่าง ที่ซึ่งเครื่องบันทึกขยายซิกตามลำดับรวมถึงจำนวนของขั้นตอนหน่วงที่เท่ากับจำนวนที่คงที่ของจังหวะที่ใช้ไป ณ ที่นั้นเพื่อหน่วงการประมวลผลใดๆ ให้น้อยลงตามลำดับ วัดได้ในจำนวนเต็มของคาบจังหวะที่ทำให้เกิดขึ้นโดยตัวอย่างที่อยู่ใน หน่วยประมวลผลเชิงเลขคณิต โดยเฉพาะกระทำก่อนหน้าเครื่องบันทึกขยายซิกอย่างทันทีทันใด 2. วิธีการของการประมวลผลตัวอย่างเชิงตัวเลขสองส่วนเติมเต็มแบบบัทอนุกรมเชิงเลขคณิตที่มีบิทซิก ซึ่งตัวอย่างเกิดขึ้นอย่างสม่ำเสมอในช่วงตัวอย่างที่ได้กำหนดไว้ก่อน วิธีการนี้ต้องการเพียงสัญญาณจับเวลา ตัวอย่างสองสัญญาณที่มีการแสดงจังหวะระหว่างช่วงตัวอย่างแต่ละตัวอย่าง การจับเวลาตัวอย่างเชิงตัวเลขอนุกรมบิทดังกล่าวไปที่ธาตุประมวลผลเชิงเลขคณิต โดยผ่านเครื่องบันทึกขยายซิกที่จับเวลาได้ด้วยสัญญาณจับเวลาครั้งแรกมีจำนวนที่คงที่ของจังหวะต่อช่วงตัวอย่าง ซึ่งเครื่องบันทึกขยายซิกจำลองบิทซิกดังกล่าวสำหรับลำดับหนึ่งของจังหวะจับเวลาครั้งแรกดังกล่าวเกิดขึ้นหลังจากการเกิดของบิทซิกดังกล่าว การประมวลผลตัวอย่างเชิงตัวเลขแบบอนุกรมบิทดังกล่าวอย่างติดต่อกันอยู่ในธาตุมูลประมวลผลเชิงเลขคณิตดังกล่าว การใช้ตัวอย่างที่ประมวลผลแล้วจากธาติมูลประมวลผลดังกล่าวไปจับเวลาเครื่องบันทึกอนุกรมต่อไปโดยสัญญาณจับเวลาครั้งที่สองที่มีจำนวนที่คงที่ของจังหวะต่อช่วงตัวอย่างที่ต่างจากสัญญาณจับเวลาครั้งแรกดังกล่าว ที่ซึ่งเครื่องบันทึกอนุกรมต่อไปดังกล่าวมีจำนวนของขั้นตอนหน่วงเท่ากับจำนวนที่คงที่ดังกล่าวของจังหวะของสัญญาณจับเวลาที่สองดังกล่าวหน่วงการประมวลผลใดๆ ของธาตุมูลประมวลผลดังกล่าวให้น้อยลงวัดได้ในจำนวนเต็มของคาบจังหวะนั้น 3. ระบบสำหรับการประมวลผลตัวอย่างในเชิงตัวเลขสองส่วนเติมเต็มแบบอนุกรมบิทที่เกิดขึ้นอยู่ในช่วงตัวอย่างปริภูมิสม่ำเสมอ บิทของตัวอย่างบิทอนุกรมดังกล่าวเกิดขึ้นตามนัยสำคัญจากบิทนัยสำคัญน้อยที่สุดไปถึงบิทซิก ระบบดังกล่าวทำ งานด้วยสัญญาณจับเวลาลำดับแรกและลำดับที่สองจัดให้จังหวะให้ผลลำดับแรก และลำดับที่สองตามลำดับเข้าจังหวะกันกับบิทตัวอย่างดังกล่าว ผลที่ให้ออกมาลำดับ แรกดังกล่าวมีจำนวนของจังหวะน้อยกว่าผลที่ให้ออกมาลำดับที่สองดังกล่าว ระบบดังกล่าวรวมถึง ส่วนสำหรับการจัดตัวอย่างอนุกรมบิทดังกล่าว ส่วนสำหรับกำเนิดสัญญาณจับเวลาลำดับแรก และลำดับที่สองดังกล่าว ส่วนสำหรับกำเนิดสัญญาณควบคุมที่มีสภาพแรก และสภาพที่สอง สัญญาณควบคุมดังกล่าวเปลี่ยนจากสภาพแรกดังกล่าวไปเป็นสภาพที่สองดังกล่าวตามการเกิดของตัวอย่างบิทซิก ส่วนประมวลผลเชิงเลขคณิตแบบอนุกรมบิทจำนวนหนึ่ง แล็ชจำนวนหนึ่งมีส่วนรับเข้า ส่วนส่งออกและปลายควบคุม แล็ชดังกล่าวผ่านบิทตัวอย่างที่ใช้ไปที่ปลายรับเข้านั้นไปที่โดยเฉพาะปลายส่งออกนั้นเมื่อสัญญาณควบคุมดังกล่าวใช้ไปที่โดยเฉพาะปลายควบคุมนั้น แสดงสภาพแรกดังกล่าว และเหนี่ยว รั้งบิทตัวอย่างที่ใช้ไปที่โดยเฉพาะปลายรับเข้านั้นเมื่อสัญญาณควบคุมดังกล่าวเปลี่ยนไปเป็นสภาพที่สองดังกล่าว ส่วนสำหรับการต่อเข้าด้วยกันอย่างอนุกรมซึ่งส่วนสำหรับทำการจัดตัวอย่างอนุกรมบิทและลำดับหนึ่งของส่วนประมวลผลเชิงเลขคณิตจำนวนหนึ่งดังกล่าวกับลำดับหนึ่งของเครื่องบันทึกเลื่อนบิทอนุกรมดังกล่าว และลำดับหนึ่งของแล็ชดังกล่าวที่ ซึ่งลำดับหนึ่งตามลำดับของเครื่องบันทึกเลื่อนบิทอนุกรมดังกล่าวถูกจับเวลาโดยหนึ่งในสัญญาณจับเวลาครั้งแรก และครั้งที่สอง 4. ระบบสำหรับการประมวลผลตัวอย่างเชิงตัวเลขแบบบิทอนุกรมสองส่วนเติมเต็ม ซึ่งตัวอย่างเกิดขึ้นในช่วงตัวอย่างปริภูมิสม่ำเสมอ และอาจมีความกว้างบิทต่างกันตามที่ได้เอามาประมวลผลในระบบที่ประกอบด้วย เครื่องกำเนิดจับเวลาสำหรับผลิตสัญญาณจับเวลาลำดับแรก และลำดับที่สองเข้าจังหวะกันกับการเกิดของโดยเฉพาะบิทของตัวอย่างเชิงตัวเลขแบบอนุกรมบิทดังกล่าวและสัญญาณควบคุมขยายซิกที่มีการผ่านการทำงานตอนที่เกิดบิทซิกของตัวอย่างเชิง ตัวเลขแบบอนุกรมบิทดังกล่าว ที่ซึ่งสัญญาณจับเวลาลำดับแรกและลำดับที่สองจัดให้ได้ผลจังหวะเริ่มต้นพร้อมกัน และสิ้นสุดลงภายในโดยเฉพาะคาบตัวอย่าง สัญญาณจับ เวลาลำดับที่สองดังกล่าวมีจำนวนจังหวะต่อการให้ผลออกมาของสัญญาณจับเวลาลำดับแรกดังกล่าวมากกว่า เครื่องบันทึกขยายซิกมีจำนวนสภาพเท่ากับจำนวนของจังหวะที่อยู่ในการแสดงผลของสัญญาณจับเวลาลำดับแรกดังกล่าว เครื่องบันทึกดังกล่าวมีปลายรับเข้าสำหรับประยุกต์ตัวอย่างเชิงตัวเลขแบบอนุกรมบิท ปลายจับเวลาสำหรับประยุกต์สัญญาณจับเวลาลำดับแรกดังกล่าว และปลายรับเข้าขยายซิกสำหรับประยุกต์สัญญาณ ขยายซิกดังกล่าว หน่วยประมวลผลสัญญาณเชิงตัวเลขแบบเชิงเลขคณิตที่ปลายรับเข้าต่อควบเข้าไปที่ปลายส่งออกของเครื่องบันทึกขยายซิกดังกล่าว และที่มีปลายส่งออก เครื่องบันทึกอนุกรมที่มีปลายรับสัญญาณเข้าต่อควบเข้าที่ปลายส่งออกหน่วยประมวลผลเชิงเลขคณิต ปลายรับเข้าจับเวลาสำหรับประยุกต์สัญญาณจับเวลาลำดับที่สองดังกล่าว และมีจำนวนของสภาพเท่ากับจำนวนของจังหวะในสัญญาณจับเวลาลำดับที่สองดังกล่าวให้ผลออกมาหน่วงการประมวลผลใดๆ ของหน่วยประมวลผลเชิงเลขคณิตให้น้อยลงวัดได้ในจำนวนเต็มของคาบจังหวะจับเวลา 5. เครื่องสำหรับประมวลผลสัญญาณเชิงตัวเลขสองส่วนเติมเต็มแบบอนุกรมบิทเกิดขึ้นในช่วงปริภูมิเท่ากันกับบิททั้งหมดของตัวอย่างที่เกิดขึ้นในช่วงตัวอย่างที่น้อยกว่าประกอบด้วย หน่วยประมวลผลเชิงเลขคณิตอนุกรมที่มีปลายรับเข้าและปลายส่งออก เครื่องบันทึกเลื่อนอย่างอนุกรมที่มีปลายรับเข้า ปลายส่งออก และปลายรับเข้าจับเวลา เครื่องบันทึกขยายซิกที่มีปลายรับเข้า ปลายส่งออก ปลายเข้าจับเวลาและปลายรับเข้าขยายซิก ส่วนสำหรับต่อควบอย่างอนุกรมกับเครื่องบันทึกเลื่อนอย่างอนุกรมดังกล่าว หน่วยประมวลผลเชิงเลขคณิตดังกล่าว และเครื่องบันทีกขยายซิกดังกล่าว ที่ซึ่งหน่วยประมวลผลเชิงเลขคณิตดังกล่าวถูกกำหนดให้อยู่ระหว่างเครื่องบันทึกดังกล่าว ส่วนสำหรับการผลิตสัญญาณจับเวลาลำดับแรกที่มีจำนวนที่กำหนดไว้ก่อนของจังหวะลำดับแรกต่อช่วงตัวอย่าง สัญญาณจับเวลาลำดับที่สองมีจำนวนที่กำหนดไว้ก่อนของจังหวะลำดับที่สองต่อช่วงตัวอย่าง และสัญญาณขยายซิกเกิดขึ้นตอนที่บิทที่กำหนด ไว้ก่อนของตัวอย่างเชิงตัวเลขแบบอนุกรมบิทเกิดขึ้น ส่วนสำหรับการต่อควบสัญญาณจับเวลาลำดับแรกและลำดับที่สองดังกล่าวเข้ากับปลายรับการจับเวลาเข้าของเครื่องบันทึกเลื่อนอย่างอนุกรมดังกล่าว และเครื่องบันทึกขยายซิกตามลำดับ และวิถีทางสำหรับการต่อควบคุมสัญญาณซิกดังกล่าวเข้ากับปลายรับเข้าขยายซิกดังกล่าว 6. เครื่องตามที่กล่าวไว้ในข้อถือสิทธิ 5 ที่ซึ่งหน่วยประมวลผลเชิงเลขคณิอนุกรม (SAPU) ดังกล่าวรวมถึงเครื่องบวกทวิภาคที่ประกอบด้วย วงจรเครื่องบวกเติมเต็มที่มีปลายรับตัวบวก/ตัวแต่งเติมเข้าลำดับแรกต่อควบเข้าที่ปลายรับเข้าของ SAPU ดังกล่าว ปลายส่งผลรวมออกต่อควบเข้าที่ปลายส่งออกของดังกล่าว มีปลายรับตัวบวก/ตัวแต่งเติมเข้าลำดับที่สองสำหรับประยุกต์ตัวอย่างบิทอย่างอนุกรมปลายนำพาเข้า และปลายนำพาออก และ ส่วนหน่วงบิทตัวอย่างหนึ่งต่อควบอยู่ระหว่างปลายนำพาเข้าดังกล่าว และปลายนำพาออกดังกล่าว 7. เครื่องตามที่กล่าวไว้ในข้อถือสิทธิ 6 นอกจากนั้นรวมถึงเครื่องทำให้ผกผันที่แทรกอยู่ระหว่างปลายรับเข้าของ SAPUและปลายรับตัวบวก/ตัวแต่งเตมเข้าลำดับแรก และ ส่วนเพื่อตั้งส่วนหน่วงดังกล่าวไปที่สภาพหนึ่งตอนการเริ่มต้นของคาบตัวอย่างแต่ละคาบที่ซึ่งเครื่องเติมเต็มจัดให้ต่างกันอยู่ระหว่างตัวอย่างอนุกรมที่ใช้ไปที่ปลายรับตัวบวก/ตัวแต่งเติมลำดับที่สองและลำดับที่หนึ่งของมันเข้าไป 8. เครื่องตามที่กล่าวไว้ในข้อถือสิทธิ 5 ที่ซึ่งหน่วยประมวลผลเชิงเลขคณิตอนุกรม (SAPU) รวมถึงวงจรสองส่วนเติมเต็มที่ประกอบด้วย เครื่องทำให้ผกผันต่อควบอย่างอนุกรมเข้ากับปลายรับเข้าของSAPU ดังกล่าว เครื่องบวกครึ่งหนึ่งที่มีปลายรับตัวบวก/ตัวแต่งเติมเข้าลำดับแรกต่อควบเข้ากับเครื่องทำให้ผกผันดังกล่าวอย่างอนุกรมปลายรับตัวบวก/ตัวแต่งเติมเข้าลำดับที่สอง ปลายส่งผลรวมออกต่อควบเข้ากับปลายส่งออกของ SAPU ดังกล่าว และปลายส่งออก ที่นำพาออกไป ส่วนหน่วงคาบบิทตัวอย่างหนึ่งต่อคาบอยู่ระหว่างปลายส่งออกที่นำพาออกไปดังกล่าวและปลายรับตัวบวก/ตัวแต่งเติมเข้าลำดับที่สอง และ ส่วนสำหรับการตั้งส่วนหน่วงดังกล่าวไปที่สภาพหนึ่งตอนเริ่มต้นของแต่ละช่วงตัวอย่าง 9. เครื่องตามที่กล่าวไว้ในข้อถือสิทธิ 5 ที่ซึ่งหน่วยประมวลผลเชิงเลขคณิตอนุกรม (SAPU) รวมถึงตัวคูณทวิภาคสำหรับคูณตัวอย่างบิทอนุกรมโดย 2K ซึ่ง K คือจำนวนเต็มที่ประกอบด้วยเครื่องบันทึกเลื่อนขั้นตอน K ต่อควบอยู่ระหว่างปลายรับเข้าและปลายส่งออกชอง SAPU ดังกล่าว 1 0. เครื่องตามที่กล่าวไว้ในข้อถือสิทธิ 5 ที่ซึ่งหน่วยประมวลผลเชิงเลขคณิตอนุกรม (SAPU) ดังกล่าวรวมถึงวงจรค่าสัมบูรณ์ และเครื่องบันทึกต่อควบเข้าที่ปลายรับเข้าของSAPU รวมถึงส่วนต่อแยกสำหรับการจัดบิทซิกของตัวอย่างสองส่วนเติมเต็มดังกล่าวตอนเริ่มต้นของแต่ละคาบตัวอย่าง วงจรค่าสัมบูรณ์ดังกล่าวประกอบด้วย แล็ชต่อควบอยู่ที่ส่วนต่อแยกดังกล่าวสำหรับเก็บบิทซิกดังกล่าว ส่วนสวิทช์ที่มีปลายส่งออกต่อควบอยู่ที่ปลายส่งออกของSAPUปลายรับข้อมูลลำดับที่หนึ่ง และลำดับที่สอง และมีปลายควบคุมต่อควบเข้าที่แล็ชดังกล่าว ในทางกลับกันประยุกต์ใช้ตัวอย่างไปที่ปลายรับข้อมูลลำดับที่หนึ่ง และลำดับที่สองดังกล่าวเข้าสำหรับทำให้บิทซิกดังกล่าวเป็นหนึ่งหรือศูนย์ตามลำดับ วงจรสองส่วนเติมเต็มแบบบิทอนุกรมมีปลายรับเข้าต่อควบอยู่ที่ปลายรับเข้าของและปลายส่วนออกต่อควบอยู่ที่ปลายรับข้อมูลลำดับแรกดังกล่าวเข้า ส่วนหน่วงชดเชยต่อควบอยู่ระหว่างปลายรับเข้าของ SAPU ดังกล่าว และปลายรับเข้าข้อมูลลำดับที่สอง ธาตุมูลหน่วงชดเชยดังกล่าวจัดให้คาบหน่วงสมดุลย์กับการประมวลผลหน่วงวงจรสองส่วนเติมเต็มดังกล่าว 1
1. เครื่องตามที่กล่าวไว้ในข้อถือสิทธิ 10 ที่ซึ่งเครื่องบันทึกเลื่อน (เครื่องบันทึกส่งออก) ต่อควบคู่อยู่กับปลายส่งออกของSAPU ผสมกันเข้าไปสู่วิถีทางเปรียบเทียบที่ประกอบด้วย ปลายรับเข้าลำดับแรกต่อควบเข้าที่ขั้นตอนที่กำหนดไว้ก่อนของเครื่องบันทึกส่งออกจำนวนของขั้นตอนอยู่ระหว่างขั้นตอนที่กำหนดไว้ก่อนดังกล่าว และการส่งออกของเครื่องบันทึกดังกล่าวอยู่ในจำนวน N ซึ่ง N คือจำนวนเต็ม และปลายรับเข้าลำดับที่สองสำหรับการประยุกต์ตัวอย่างบิทอนุกรมเปรียบเทียบกับตัวอย่างที่ใช้ไปที่ปลายรับเข้าลำดับแรก เครื่องบันทึกเลื่อนขั้นตอน N มีปลายรับเข้าต่อควบอยู่ที่ปลายรับเข้าลำดับที่สองดังกล่าวและมีปลายส่งออก ส่วนสวิทช์ต่อไปมีปลายรับเข้าข้อมูลลำดับแรก และลำดับที่สองต่อควบอยู่ที่ปลายส่งออกของเครื่องบันทึกส่งออกตามลำดับและเครื่องบันทึกขั้นตอน N ดังกล่าวปลายรับเข้าควบคุม และปลายส่งออกที่ซึ่งตัวอย่างใช้ไปที่ปลายรับเข้าลำดับแรกและ ลำดับที่สองที่ถูกผลิตขึ้นมากกว่า ส่วนต่อควบเข้าที่ปลายรับเข้าลำดับแรกและลำดับที่สองสำหรับทำการผลิตสัญญาณควบคุมแสดงขั้นตอนส่งออกลำดับแรก ถ้าตัวอย่างใช้ไปที่ปลายรับเข้าลำดับแรกแสดงหนึ่งตรรกอยู่ในตำแหน่งบิทนัยสำคัญมากกว่าไม่รวมถึงบิทซิกตัวอย่างที่ใช้ไป ที่ปลายรับเข้าลำดับที่สอง หรือตัวอย่างที่ใช้ไปที่ปลายรับเข้าลำดับแรกเป็นบวก และตัวอย่างที่ใช้ไปที่ปลายรับเข้าลำดับที่สองเป็นลบ และแสดงขั้นตอนลำดับที่สองเป็นอย่างอื่น และ แล็ชสำหรับทำการต่อควบสัญญาณควบคุมเข้าที่วิถีทางสวิทช์ต่อไปดังกล่าวที่ซึ่งวิถีทางสวิทช์ต่อไปดังกล่าวต่อควบเครื่องบันทึกส่งออกดังกล่าว หรือเครื่องบันทึกขั้นตอนเข้าที่ปลายส่งออกของมันสำหรับควบคุมสัญญาณให้ทำการแสดงสภาพลำดับแรกและลำดับที่สอง 1
2. เครื่องตามที่กล่าวไว้ในข้อถือสิทธิ 11 ที่ซึ่งวิถีทางสำหรับการผลิตสัญญาณควบคุมดังกล่าวประกอบด้วย AND เกทลำดับแรก และลำดับที่สองมีเฉพาะการรับเข้าที่ไม่ผกผันต่อควบเข้าที่ปลายรับเข้าลำดับแรก และลำดับที่สองดังกล่าวตามลำดับ และมีเฉพาะการรับเข้าที่ผกผันต่อควบเข้าที่ปลายรับเข้าลำดับที่สอง และลำดับแรกดังกล่าวตามลำดับและมี ปลายส่งออกตามลำดับ JK ฟลิบฟลอบมีปลายรับเข้า J และ K ตามลำดับต่อควบเข้าที่ปลายส่งออกของ AND เกทลำดับแรก และลำดับที่สองดังกล่าวตามลำดับ และมีปลายส่งออก AND เกทลำดับที่สามมีปลายรับเข้าที่ผกผัน และไม่ผกผันต่อควบเข้าที่ปลายส่งออกของ AND เกทลำดับแรกดังกล่าว และ JK ฟลิบฟลอบตามลำดับ และมีปลายส่งออก และ OR เกทมีเฉพาะปลายรับเข้าต่อควบเข้าที่ปลายส่งออกของ AND เกทลำดับที่สาม และลำดับที่สองดังกล่าว และปลายส่งออกต่อควบเข้าที่แล็ชดังกล่าว
TH8701000147A 1987-03-20 วงจรประมวลผลสัญญาณเชิงตัวเลขอย่างอนุกรม TH3118B (th)

Publications (2)

Publication Number Publication Date
TH4420A true TH4420A (th) 1987-09-01
TH3118B TH3118B (th) 1993-01-29

Family

ID=

Similar Documents

Publication Publication Date Title
JPS6191590A (ja) 時間間隔測定装置
EP1306998A3 (en) Method and apparatus for performing eye diagram measurements
AU9171691A (en) Method and apparatus for a minimal memory in-circuit digital tester
JPH0429990B2 (th)
BG30780A3 (en) Apparatus for digital multiplexion
TH4420A (th) วงจรประมวลผลสัญญาณเชิงตัวเลขอย่างอนุกรม
TH3118B (th) วงจรประมวลผลสัญญาณเชิงตัวเลขอย่างอนุกรม
ES485969A1 (es) Circuito de prueba para emisores de cadencia de funciona- miento sincrono
JPS5944648B2 (ja) 論理波形発生装置
JP2556918Y2 (ja) Ic試験装置の波形制御回路
SU813429A1 (ru) Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы
SU746503A1 (ru) Устройство дл определени максимального числа
KR100213584B1 (ko) 펄스 신호열의 체배 회로 및 체배화 방법
SU1635169A1 (ru) Устройство дл ввода данных в микрокалькул тор
SU1438003A1 (ru) Преобразователь двоичного кода во временной интервал
JPS6490611A (en) Waveform generator
JPS55132157A (en) Frame-synchronous pattern detecting circuit
SU651418A1 (ru) Регистр сдвига
SU711679A2 (ru) Устройство дл формировани импульсов разностной частоты
SU1305868A2 (ru) Анализатор кодовых последовательностей импульсов
SU1645954A1 (ru) Генератор случайного процесса
JPH10239395A (ja) 半導体試験装置
SU712943A1 (ru) Устройство дл управлени чейкой регистра
SU739568A1 (ru) Устройство дл аппроксимации функций
SU1469538A1 (ru) Умножитель частоты