TH4420A - วงจรประมวลผลสัญญาณเชิงตัวเลขอย่างอนุกรม - Google Patents
วงจรประมวลผลสัญญาณเชิงตัวเลขอย่างอนุกรมInfo
- Publication number
- TH4420A TH4420A TH8701000147A TH8701000147A TH4420A TH 4420 A TH4420 A TH 4420A TH 8701000147 A TH8701000147 A TH 8701000147A TH 8701000147 A TH8701000147 A TH 8701000147A TH 4420 A TH4420 A TH 4420A
- Authority
- TH
- Thailand
- Prior art keywords
- recorder
- bit
- sample
- aforementioned
- output
- Prior art date
Links
- 230000003321 amplification Effects 0.000 claims abstract 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract 6
- 238000010168 coupling process Methods 0.000 claims 8
- 238000005859 coupling reaction Methods 0.000 claims 8
- 230000008878 coupling Effects 0.000 claims 7
- 230000000295 complement effect Effects 0.000 claims 5
- 239000000654 additive Substances 0.000 claims 4
- 230000000996 additive effect Effects 0.000 claims 4
- 238000000034 method Methods 0.000 claims 3
- 210000001072 colon Anatomy 0.000 claims 2
- 238000005070 sampling Methods 0.000 claims 2
- 238000013016 damping Methods 0.000 claims 1
- 239000000945 filler Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000010287 polarization Effects 0.000 claims 1
- 230000033764 rhythmic process Effects 0.000 claims 1
- 230000001020 rhythmical effect Effects 0.000 claims 1
Abstract
ระบบประมวลผลเชิงตัวเลขแบบอนุกรมบิทให้เครื่องบันทึกและแล็ชเพื่อทำตัวอย่างให้เข้าจังหวะกันและให้ผลออกมาเป็นบัทซิก โดยทั่วไปบล็อกประมวลผลแต่ละบล็อกในระบบรวมถึงเครื่องบันทึกขยายซิกที่กระทำอยู่ก่อนส่วนเชิงเลขคณิต และเครื่องบันทึกส่งออกไปตามส่วนเชิงเลขคณิต เครื่องบันทึกรับเข้าของส่วนเชิงเลขคณิตหนึ่งอาจผสมกับเครื่องบันทึกส่งออกของส่วนเชิงเลขคณิตที่กระทำอยู่ก่อนหน้านี้ เครื่องบันทึก หนึ่งรวมถึงแล็ชที่ได้ต่อควบอยู่อย่างอนุกรม ซึ่งได้ควบคุมอย่างเลือกได้ผ่านบิทตัวอย่างอย่างอนุกรม หรือจำลองบิทซิก โดยเฉพาะเครื่องบันทึกถูกจับเวลาด้วยสัญญาณจับเวลาหนึ่งสัญญาณในสองสัญญาณที่มีจำนวนต่างกันของจังหวะต่อคาบตัวอย่าง และความยาวของโดยเฉพาะเครื่องบันทึกได้ถูกเลือกแล้ว ดังนั้นที่สถานีปลายทางของแต่ละคาบตัวอย่างบิทของแต่ละตัวอย่างที่อยู่ในระบบประมวลผลจะให้ผลออกมาอย่างเหมาะสม
Claims (2)
1. เครื่องตามที่กล่าวไว้ในข้อถือสิทธิ 10 ที่ซึ่งเครื่องบันทึกเลื่อน (เครื่องบันทึกส่งออก) ต่อควบคู่อยู่กับปลายส่งออกของSAPU ผสมกันเข้าไปสู่วิถีทางเปรียบเทียบที่ประกอบด้วย ปลายรับเข้าลำดับแรกต่อควบเข้าที่ขั้นตอนที่กำหนดไว้ก่อนของเครื่องบันทึกส่งออกจำนวนของขั้นตอนอยู่ระหว่างขั้นตอนที่กำหนดไว้ก่อนดังกล่าว และการส่งออกของเครื่องบันทึกดังกล่าวอยู่ในจำนวน N ซึ่ง N คือจำนวนเต็ม และปลายรับเข้าลำดับที่สองสำหรับการประยุกต์ตัวอย่างบิทอนุกรมเปรียบเทียบกับตัวอย่างที่ใช้ไปที่ปลายรับเข้าลำดับแรก เครื่องบันทึกเลื่อนขั้นตอน N มีปลายรับเข้าต่อควบอยู่ที่ปลายรับเข้าลำดับที่สองดังกล่าวและมีปลายส่งออก ส่วนสวิทช์ต่อไปมีปลายรับเข้าข้อมูลลำดับแรก และลำดับที่สองต่อควบอยู่ที่ปลายส่งออกของเครื่องบันทึกส่งออกตามลำดับและเครื่องบันทึกขั้นตอน N ดังกล่าวปลายรับเข้าควบคุม และปลายส่งออกที่ซึ่งตัวอย่างใช้ไปที่ปลายรับเข้าลำดับแรกและ ลำดับที่สองที่ถูกผลิตขึ้นมากกว่า ส่วนต่อควบเข้าที่ปลายรับเข้าลำดับแรกและลำดับที่สองสำหรับทำการผลิตสัญญาณควบคุมแสดงขั้นตอนส่งออกลำดับแรก ถ้าตัวอย่างใช้ไปที่ปลายรับเข้าลำดับแรกแสดงหนึ่งตรรกอยู่ในตำแหน่งบิทนัยสำคัญมากกว่าไม่รวมถึงบิทซิกตัวอย่างที่ใช้ไป ที่ปลายรับเข้าลำดับที่สอง หรือตัวอย่างที่ใช้ไปที่ปลายรับเข้าลำดับแรกเป็นบวก และตัวอย่างที่ใช้ไปที่ปลายรับเข้าลำดับที่สองเป็นลบ และแสดงขั้นตอนลำดับที่สองเป็นอย่างอื่น และ แล็ชสำหรับทำการต่อควบสัญญาณควบคุมเข้าที่วิถีทางสวิทช์ต่อไปดังกล่าวที่ซึ่งวิถีทางสวิทช์ต่อไปดังกล่าวต่อควบเครื่องบันทึกส่งออกดังกล่าว หรือเครื่องบันทึกขั้นตอนเข้าที่ปลายส่งออกของมันสำหรับควบคุมสัญญาณให้ทำการแสดงสภาพลำดับแรกและลำดับที่สอง 1
2. เครื่องตามที่กล่าวไว้ในข้อถือสิทธิ 11 ที่ซึ่งวิถีทางสำหรับการผลิตสัญญาณควบคุมดังกล่าวประกอบด้วย AND เกทลำดับแรก และลำดับที่สองมีเฉพาะการรับเข้าที่ไม่ผกผันต่อควบเข้าที่ปลายรับเข้าลำดับแรก และลำดับที่สองดังกล่าวตามลำดับ และมีเฉพาะการรับเข้าที่ผกผันต่อควบเข้าที่ปลายรับเข้าลำดับที่สอง และลำดับแรกดังกล่าวตามลำดับและมี ปลายส่งออกตามลำดับ JK ฟลิบฟลอบมีปลายรับเข้า J และ K ตามลำดับต่อควบเข้าที่ปลายส่งออกของ AND เกทลำดับแรก และลำดับที่สองดังกล่าวตามลำดับ และมีปลายส่งออก AND เกทลำดับที่สามมีปลายรับเข้าที่ผกผัน และไม่ผกผันต่อควบเข้าที่ปลายส่งออกของ AND เกทลำดับแรกดังกล่าว และ JK ฟลิบฟลอบตามลำดับ และมีปลายส่งออก และ OR เกทมีเฉพาะปลายรับเข้าต่อควบเข้าที่ปลายส่งออกของ AND เกทลำดับที่สาม และลำดับที่สองดังกล่าว และปลายส่งออกต่อควบเข้าที่แล็ชดังกล่าว
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH4420A true TH4420A (th) | 1987-09-01 |
| TH3118B TH3118B (th) | 1993-01-29 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6191590A (ja) | 時間間隔測定装置 | |
| EP1306998A3 (en) | Method and apparatus for performing eye diagram measurements | |
| AU9171691A (en) | Method and apparatus for a minimal memory in-circuit digital tester | |
| JPH0429990B2 (th) | ||
| BG30780A3 (en) | Apparatus for digital multiplexion | |
| TH4420A (th) | วงจรประมวลผลสัญญาณเชิงตัวเลขอย่างอนุกรม | |
| TH3118B (th) | วงจรประมวลผลสัญญาณเชิงตัวเลขอย่างอนุกรม | |
| ES485969A1 (es) | Circuito de prueba para emisores de cadencia de funciona- miento sincrono | |
| JPS5944648B2 (ja) | 論理波形発生装置 | |
| JP2556918Y2 (ja) | Ic試験装置の波形制御回路 | |
| SU813429A1 (ru) | Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы | |
| SU746503A1 (ru) | Устройство дл определени максимального числа | |
| KR100213584B1 (ko) | 펄스 신호열의 체배 회로 및 체배화 방법 | |
| SU1635169A1 (ru) | Устройство дл ввода данных в микрокалькул тор | |
| SU1438003A1 (ru) | Преобразователь двоичного кода во временной интервал | |
| JPS6490611A (en) | Waveform generator | |
| JPS55132157A (en) | Frame-synchronous pattern detecting circuit | |
| SU651418A1 (ru) | Регистр сдвига | |
| SU711679A2 (ru) | Устройство дл формировани импульсов разностной частоты | |
| SU1305868A2 (ru) | Анализатор кодовых последовательностей импульсов | |
| SU1645954A1 (ru) | Генератор случайного процесса | |
| JPH10239395A (ja) | 半導体試験装置 | |
| SU712943A1 (ru) | Устройство дл управлени чейкой регистра | |
| SU739568A1 (ru) | Устройство дл аппроксимации функций | |
| SU1469538A1 (ru) | Умножитель частоты |