SU999066A1 - Устройство дл управлени совмещением данных - Google Patents

Description

1

Изобретение относитс  к автоматическому контролю и может быть ис- , пользовано, например, дл  исследований скважин спускаемыми глубинными приборами, а также дл  других работ , св занных с совмещением данных, поступающих от линейно смещенных датчиков .

Известно электронное устройство совмещени  данных, использующее запоминающие устройства, в частности, устройство совмещени  глубин цифровой регистрирующей аппаратуры каротажа Н055.. В нем используетс  запоминающее устройство (блок пам ти).разделенное на секции по числу каналов, причем кажда  секци  снабжена индивидyaJvьным счетчиком адреса, коэффициент пересчета (оторого равен максимально возможной задержке в каждом канале, причем в каждом конкретном случае величина задержки по каналу устанавливаетс  с панели управлени  (датчик величины задержек) 1 .

Недостатком этого устройства  вл етс  большой расход управл ющего оборудовани , ввиду индивидуальнопо управлени  каждым каналом.и его объ- ем растет пропорционально увеличению числа каналов. Некоторое снижение объема управл ющего оборудовани  достигаетс  в устройстве тем, что максимальные величины задержек в каналах устанавливаютс  различными, в первом канале - ноль, тье. он проходит без задержки, во втором не более 2 м (20 шагов квантовани ), в третьем - А м и т.д,, за счет этого уменьшаетс  емкость адресных счетчиков в Каналах с небольшими задержками , но одновременно ограничиваютс  функциональные возможности.Наиболее близким к изобретению  вл етс  устройство дл  управл емой

20 задержки цифровой информации , содержащее блок сдвигающих регистров (блок пам ти), число которых равно разр дности записываемого кода параметра , адлина - максимально возможному числу шагов задержки- Инфор.маци  синфазно с тактовыми импульсами , например импульсами глубины, последовательно накапливаетс  в блоке регистров, .а число, тактовых импульсов суммируетс  в счетчике до тех пор, пока не станет равным коду, определ ющему величину необходимой задержки . После этого с помощью высокочастотного генератора производитс  сдвиг информации на выход блока регистров и выдача ее потребителю.. Недостатком известного устройства  вл етс  большой расход оборудовани  в частности, управл ющего. Действительно , дл  задержки по N каналам с различными величинами задержек ходимо наличие К накопителей, каждый из которых имеет индивидуальную схему управлени  (счетчик,- схему равнозначности и ТоД-,),, Наличие большого числа одновременно работающих пересчетных схем снижает общую надежность устройства .. Целью изобретени   вл етс  повышение надежности и упрощение устройстПоставленна  цель достигаетс  тем, что в устройство дл  управлени  совмещением данных, содержащее блок пам ти, датчик величины задержек, элемент ИЛИ, триггер и счетчик, введ ны датчик номера канала, блок вентилей и сумматор, первый вход которого соединен с выходом счетчика, подкпю; ченного входом к первому входу блока вентилей и к первому выходу триггера, второй выход которого через последовательно соединенные элемент ИЛИ, датчик номера канала, датчик величины задержек и блок вентилей соединен со вторым входом сумматора, выход которого подключен к первому адресному входу блока пам ти, второй адресный вход которого подключен к первому вы ходу датчика номера канала, второй и третий выходы которого соединены со входами триггера, второй вход элемента ИЛИ  вл етс  входом запуска устройства На фиг 1 приведена функциональна  схема устройства; на фиг. 2 - диаграм ма заполнени  блока пам ти. Устройство содержит блок 1 пам ти. имеющий информационные входы и выходь число которых равно разр дности совмеи1аемых данных, и адресные входы .. сумматор 2, счетчик 3, бло 4 вентилей, датчик 5 величины задержек , триггер 6, датчик 7 номера канала и элемент ИЛИ 8. Устройство работает следующим образом Запуск производитс  каждым импульсом квантовани  по глубине, иницирующим работу датчика 7 номера канала и источника информации При этом на первом выходе датчика 7 устанавливаетс  код номера канала, поступающий одновременно на вход датчика 5 и второй адресный вход блока К Сигнал с выхода датчика 7 устанавливает триггер 6 в положение Запись, дающее разрешение на блок k и смен ющее адрее в счетчике 3 Код величины задержки , соответствующей номеру канала , через блок k поступает на сумматор 2, где складываетс  с текущим адресом из сметчика 3- Полученный новыи адрес подаетс  на первый адресный вход блока 1, Таким образом, полный адрес, поданный на блок 1,определ етс  номером канала и результатом суммировани  кода величины задержки данного канала и текущего адреса и опережает текущий адрес в счетчике 3 на величину требуемой задержки Затем датчик 7 выдает новый номер канала , которому с выхода датчика величин .задержек соответствует код задержки данного канала, суммирующийс  с тем же текущим адресом со счетчика 3. Полный новый адрес  чейки блока 1, по которому записываетс  информационное слово нового канала опережает текущий -адрес на величину задержки этого канала. Этот цикл повтор етс  при посто нном текущем адресе счетчика 3, пока не будут исчерпаны все каналы, подлежащие совмещению После записи всех каналов сигнал с третьего выхода датчика 7 устанавливает триггер 6 в положение Считывание, при котором через элемент ИЛИ 8 снова иницируетс  работа датчика 7, блок k запираетс  и на соответствующие входы сумматора 2 поступают нули и считывание данных из блока 1 производитс  по текущему адресу счетчика 3 а в полном адресе, подаваемом уа блок 1, измен етс  только номер канала с. Считав информацию по всем каналам, датчик 7 прекращает работу до поступлени  следующего импульса запуска Таким образом, записав информацию по всем каналам с опережением ил величину соответствующих задержек те кущего адреса , устройство считывает информац11ю из блока пам ти по тем же номерам каналов, но rjo текущему адре су, которому будут соответствовать данные, записанные в блок пам ти ранее , следовательно, осуществл етс  задержка поступающей информации. Рассмотрим на конкретном примере процесс совмещени  данных по глубине . На фиг- 2 по горизонтали распо ложены адреса  чеек блока пам ти а.. ао(допустим, максимальна  задержка в кйждом канале равна дес ти шагам), им соответствует перва  группа ал,.. а адресных входов блока пам ти, а по вертикали - адреса зон блока пам  ти, отводимые под каждый,канал и оп редел емые второй группой адресов (пусть три колала совмещени , обозна ченныеЛц, 2((,,3к Издержку в первом канале положим равной Ц 0, во втором , в третьем шагам квантовани  по глубине, Б исходном состо  нии блок 1 и счетчик 3 предполагают с  обнуленными и при поступлении импульса запуска счетчик 3 устанавлива етс  в состо ние сц, датчик 7 устано вил код первЬго канала, выбравший че рез вторую группу адресных входов зо ну пам ти 1.,. Тогда при записи-адрес с выхода сумматора 2 будет равен А а 41--а(т.к.ь,го и данные записываютс  в пам ть, по ад ресу заштрихованна  клетка. Затем смен етс  номер канала и на вы ходе сумматора 2 по витс  адрес .A,--Oo4U -. + 5x05 и данные второго канала запишутс  по адресу 2j, а , и далее, по третье му каналу -. ,,, те по адресу Зк, ag Затем устройство перейдет в режим считывани . При. этом триггером 6 бло k закрываетс  и на первый адресный вход блока 1 с сумматора 2 поступит код непосредственно со счетчика 3Тогда адрес считывани  первого канал будет 1 т-е, считываетс  без К .0 задержки () информаци  первого к нала, адрес считывани  второго канала будет ., Пр, эта  чейка пуста, т,е, данные второго канала буду задержаны , аналогично и дл  третьего канала адрес считывани  .3vf о- следующем запуске после опрокидывани  три|- гера 6 состо ние счетчика 3 увеличиваетс  на единицу, т,е, текущий адрес станет а . Процесс записи повтор етс  дл  первого канала новыми адресами: а.. второго - 2, а, второго третьего Считывание Судет проведено есам соответственно: 1 COOT ве т с т вен но: К. а-. данные по второ )с. М -к. i му и третьему каналу будут снова задержаны . При очередном запуске снова сменитс  текущий адрес на единицу и весь процесс повторитс : запись по адресам а При получе2 . канала третьего в данном адреса цикле А -а ,.. U ,,-0,2. «-8 - GO т,е, на выходе сумматора по вл етс  переполнение, которое не учитываетс  и запись производитс  в свободную  чейку 3 Считипание в данном цикле гю адресам 1, aj. -к г к. 1 данные г.о второму и третьему каналам по-прежнему задерживаютс . . Аналогична  ситуаци  наблюдаетс  адреса а. При текущем адресе а. до производитс  по адресам: Vy запись а. 3, Считываютс  дан3j , 2, OQ, j , а первый канал; ные. по адресам: без задержки j 2 а - на выходе по-.  вл етс  задержанна  на п ть шагов информаци  второго канала 3ц, продолжаетс  задержка третьего канала . Таким образом, обеспечена задержка данных второго канала по отношению к первому на заданное ()число шагов. Далее, с такта с текущим адресом ag добавитьс  задержанна  на информаци  по третьему каналу и процесс продолжаетс  непрерывно. При переполнении счетчика 3 он возвращаетс  в состо ние а.,, при этом совмещение данных не нарушаетс . Действительно , пусть пройден цикл с текущим адресом а и снова установитс  Тогда запись информации адрес а. будет проведена как дл  самого первого цихла, а при считывании в  чейке 1.., выбудет информаци  первого канала, в  чейке 2 а., - данные второго канала, записанные в цикле а, в  чейке 3 заа - данные, 5 писанные ранее т. е. все в цикле сохран ютс . задержки

Таким образом, предлагаемое устройство обеспечивает регулируемое совмещение информации, при этом объем управл ющего оборудовани  практически не зависит от числа каналов и диапазона совмещени .

Claims (1)

1. Формула изобретени 

   Устройство дл  управлени  совмещением данных, содержащее блок пам ти , датчик величины задержек, элемент ИЛИ, триггер и счетчик, отличающеес  тем, что, с целью повышени  надежности и упрощени  устройства, в него введены датчик номера канала, блок вентилей и сумматор , первый вход которого соединен с выходом счетчика, подключенного входом к первому входу блока вентилей и к первому выходу триггера.

   второй выход которого через последовательно соединенные элемент ИЛИ, датчик номера канала,датчик величины задержек и блок вентилей соединей со вторым входом сумматора, выход которого подключен к первому адресному входу блока пам ти, второй адресный вход которого подключен к первому выходу датчика номера канала , второй и третий выходы которого соединены со входами триггера , второй вход элемента ИЛИ  вл етс , входом запуска устройства Источники информации,

   прин тые во внимание при экспертизе 1. Аппаратура цифрова  регистрирующа  Н055. Техническое описание и инструкци  по эксплуатации. ПО Виброприбор, Кишинев, 1977.

   2, Авторское свидетельство СССР « 788819, кл.. G 11 021/00, 1978 (прототип)..

   :&

   :з

   5Г

   fb I

   S| -

   I

   А,-.. AI, .. An,

   IJ

   Ф14г. /

   Зх

   гк

   IX

   т

   014г. 2