SU993256A1 - Устройство дл вычислени суммы квадратов К @ -разр дных чисел - Google Patents

Description

Изобретение:относитс  к вычислительной технике и может быть применено в качестве спецпроцессора в комплексе с цифровой вычислительной машиной дл  оперативного вычислени  суммы квадратов К п-разр дных чисел.

Известно устройство дл  вычислени  суммы парных произведений/ содержащее регистр множимого, регистр множител , узел сдвига,сумматор, узел управлени , группы элементов И, элементы И, ИЛИ, группу элементов .

,Недостатком этого устройства  вл етс  относительно низкое быстродействие из-за последовательной организации вычислительного процесса и невысока  нгщежность вычислений, определ ема  тем, что в устройстве не организован контроль вычислительного процесса.

Наиболее близким к предлагаемому  вл етс  устройство дл  вычислени  суммы квадратов К п-разр дных чисел , содержащее счетчик основани  разр дные выходы которого через элементы И группы соединены с выходами соответствующих разр дов накопител , формирователи строб-импульсов, К-зв.енна  лини  задержки, К-ключей и элементы ИЛИ, выход первого из которых соединен со входом второго разр да счетчика основани  и К-звенной линии

задержки .

Недостатками этого устройства  вл ютс  его низкое быстродействие, определ емое тем, что вычисление суммы квадратов чисел в нем реализуетс  в виде последовательности шагов, и относительно невысока  надежность из10 за невозможности реализации одновременного контрол  вычислительного процесса .

Цель изобретени  - увеличение быстродействи  и надежности вычислений

15 суммы квадфатов к п-разр дных чисел. Поставленна  цель достигаетс  тем, что устройство дл  вычислени  суммы квадратов К п-разр дных чисел, содержацее . группу элементов И и эле-,

20 мент ИЛИ, содержит группы элементов И, схему сравнени , сукматор, полусумматор и одноразр дные вычитатели, причем.группы элементов И образуют   матрицу,кеикдый 1-й столбец которой

25

(где ,2,...,п-1) содержит 1 групп элементов И и сдвинут относительно

(1-1)-гно элемента И на один разр д вниз, (2J -1)-е информационные входы

( 1,2,..,К) групп элементов И 30 i-ro столбца матрицы объединены .и подключены к (1+1)-му разр ду j-и входной информационной шины, к i-му разр ду которой подключены 2 j-е информационные входы i-й группы эле|ментов И всех столбцов, информационные выходы групп элементов И каждой S-й (где S-1,2,..., 2п-3) строки мат рицы соединены с информационным входом (S+l)-ro разр да, сумматора, ид формационный- выход каждого 2 i-ro разр да сумматора подключен к первым информационным входам i-го полусумма тора и i-го одноразр дного вычитател  второй информационный вход i-fo одноразр дного вычитател  подключен к информационному выходу i-го полусумматора и соответствукицего 2 i-му разр ду информационной выходной шины информационный выход i-го одноразр дного вычитател  соединен с первым информационным входом i-ro разр да схемы сравнени , второй вход которой подключен к второму информа ционному входу i-ro полусумматора и i-му разр ду первой информационной входной шины,.информационный выход каждого (2 i-l)-ro разр да (где , 3,.,.,п-1) сумматора соединен с входом (2 1-1)-го разр да информационно выходной шины, старший разр д которой соединен с информационным выходо элемента ИЛИ, к первому и второму информационным входам которого подключены выходы.переносов соответственно сумматора и полусумматора предьвдущего разр да, выход переноса каж дого (i+1) -го полусумматора соединен с входом nepieHoca сумматора последующего разр да, а выходы (i4-l) -X разр дов каждой (j +1)-Й входной информационной шины подключены к информационному входу 2 i-го разр да сумматора, информационный выход схемы сравнени  соединен с управл ющим .выходом устройства. Причем кажда  группа элементов И содержит К двухвходовых элемен хов И, причем первый информационный вход каждого элемента И (где j«l,2.. К) соединен с (2J -1)-ым информацион ным входом группы элементов И, второй информационный вход j -го элемен та И соединен с 2j-ым информсщионным входом группы элементов И. Кроме того, схема сравнени  содержит :п сумматоров по модулю два й элемент... ИЛИ, причем первый инф6 рмациоиный вход 1-го сумматора по модулю два соединен с первым выходом i-fo разр да схемы сравнени , второй информационный вход i-ro сумматора по модулю два соединен с вторым выходом L-ro разр да схемы сравнени , информационные.выходы сумматоров по модулю два соединены с соответствующими входами элемента ИЛИ, информационный выход которог соединен с информационным выходом схеУ мы сравнени . На фиг. 1 представлена схема устройства дл  вычислени  суммы квадратов К-п-разр дных ; чисел дл  случа , когда информаци  представлена п тью двоичными разр дами (), а количество чисел равно трем (К З)/ н.а фиг. 2 - схема группы элементов И. Устройство содержит матрицу. 1, сумматор 2, схему 3 сравнени , элемент ИЛИ 4,полусумматоры Ь,одноразр д7 ные вычитатели о,К входных шинТ (где j 1, 2 ,.., к), выходную шину 8. ( где i 1, 2 ... п 1,2;.. 2 п) и управл ющий выход 9 (регистрации конца переходного процесса в устройстве). Матрица 1 выполнена из групп элементов И ХО причем каждый i-й столбец (где ,2,..., п-1) содержит irpynn элементов И 10 ,и сдвинут относительно (i-l)-ro на ;о5ин разр д вниз. Сумматор 2 выполнен из (2п-1) последовательно соединенных одноразр дных сумматоров. Схема сравнени  3 выполнена из п сумматоров 11 по модулю два 12 и элемента ИЛИ 4, .. причем выход каждого i-ro сумматора, по модулю два 12 подключен к i-му входу элемента ИЛИ 4, выход. которого , соединен с выходом 9 регистрации конца переходного процесса в устройстве . Кажда  группа элементов И 10 матрицы 1 содержит К двухвходовых элементов И 13, причем первый вход каждого -го элемента И 13 ( j Л.,2...,кУ  вл етс  С2 -1) -ым входом группы элементов И 10 матрицы 1 и групп элементов И. Второй вход JI-го элемента И 13 группы элементов И 10 матрицы 1 из- элементов И  вл етс  2 -ым .ом группы элементов И 10. Все (2/f -10-ые входы групп . элементов И 10 каждого i-ro столбца матрицы 1 из элементов И объединены и подключены к выходу .(i+1)-го разр да -ой входной шины 7, к выходу i-ro разр да которой подключены 2j -е входы i-ой группы элементов И 10 всех столбцов матрицы 1 из элементов И. Выходы групп элементов И 10 каждой (где Sel,2,. ..,2п-3)строки м&трицы 1 из элементов И соединены совходом одноразр дного сумматора 11(S+1)-го разр да сумматора 2, выход каждого 2 i-ro разр да которого подключен к первому входу i-ro полусумматора 5 и одноразр дного вычитател  б, подключенного своим вторым входом к выходу i-ro полусумматора 5 и соответсхвуЛщему 2 i-му раэр -, ду выходной шины 8, а выходом - к первому входу сумматора по модулю два 12 i-rd разр да схемы 3 сравнени . Второй вход сумматора по модулю два 12i-ro разр да схемы 3 сравнени  /подключен ко второму входу i-ro полусумматора 5 и i-м: р.аэр ду первой входной шины , (Kel) . Выход одноразр дного сумматора 11 (21-1) -го разр дного сумматфа (.где 1т2,3,.., п-1) соединен со входом (21-1)-го разр да выходной шины 8,вход старшеГго разр да .которой соединен с выходом 5 РЯ элемента ИЛИ 4,к входам которого подключены выходы переносов одноразр дного сумматора 11, сумматора 2 и полусумматора .5 предыдущего разр да. Выход переноса каждого (l-t-l)-ro is1f2f...л п-1) полусумматора 5 соединен с входом Одноразр дного сумматора 11, .cyiwiMaTopa 2 .последующего разр да. .Шисоды (1ч-1}-ых разр дюв каждой (3.+1)гой входной-шины Т, то есть 7, ..., (±sl,2, . . .,п-1) .подключены к взсоду 2 1-го разр да (Сумматора 2. Выход схема 3 сргшнени  подключен к выходу 9 регистрации конца переходного процесса в устройстве , а каждьЛ) одноразр дный вычит тель 6 выполнен в виде сумматора по модулю два. Работу устройства дл  вычислени  суммы квадратов К п-раэр дных чйоел

Vi.4

ГУ

JllllL

t

Mi

} .Д.

X

iN

,L

i

Н/)и соответственно

N V

4 Я. 4 i 5 4 4. 4 A

Xa.X X ХгХа.+ ,

1

Выражение (3) положено в основу алгоритма параллельного функционировани  предлагаемого устройства. . по же пр ра бо 25 ме

VtaX,

,

X

4bL

Лаг

s 344

4. г 44. ,

Xi X a.X X X

i 1

x yx A

u

Л

,

XatXi.

A

,

ъ А+Х43 а,,

ii + L

Дл  увеличени  наде  ости вычислени  в устройстве путем реализации парал65 лельного контрол  вычислительного ним на примере реализации «ыра  к - к варительно представленного в раэОЙ форме в виде Д  дные векторы, представл юище соразр дное изображение Xj, У ; - разр дна  матрица , представл юща  собой разр дное из обраикение Х1ФИ п-3. фажение (1) 6 развернутой форри и предстё1вл етс  в виде.

процесса (т.е. осуществлени  параллельной проверки-правильности.выполнени  операции) и увеличени  производительности путем фиксации момента конца выполнени  операции суммы квадратов К п-разр дных чисел (Тае. переходного процесса в схеме ) разрешаем выражение (З)ртносительно значений Х вектора X,

( ,4 Х,

Э feJ Ь 4. ay

X , ,,+ X,,X,+Xj,X5tX,V Vjf X)8-S

),-§-(,,4t, + ).§4

,(.,, C4)

§,

S,

значени  соотгде

ветствующих булевых сумм в выражении (4) с учетом значений переноса из |младших разр дов в старшие. В соответствии с выражением (4) выражение (3) может быть записано I Таким образом, реализовав вырс1жение (5), получаем сумму квадратов. К п-разр дных чисел, а реализовав выраже1 е вида

г 1

i

ses

1 4 4

X, -- ©S

566

Xi-ves

(6;

489 Х,-.5©5

5 X, V©S

- знак,обозначающий сложение

где по модулю два -получаем век тор Х (обозначим его Х,, вьгаисленный ), сравнива  который с зещанным вектором if , определ ем правильность выполнени  операции, а в момент их равенства фиксируетс  момент ее окончани  (т.е.момент конца переходного процесса в схеме. При этом значени  разр дов У,У,У.У,У и разр дов Б ,Й,S S, s определ ютс  в процессе вычислени  суммы квадратов К чи сел, а определение соответствии с (6) (т.е. контроль вычислительного процесса) реализуетс  параллельно с вычислителем вектора У по выражению (5) .

Работа устройства осуществл етс  следующим образом.

На первую, вторую и третью входные

шины 7J

7, (,2,...,п устройства, фиг. 1) подаютс  соответственно значени  первого разр дного вектора t .

jd X.

i

второго

третьего

значени 

..tсоответствующих разр дов Xj которых поступают на входы групп элементов И 10 матрицы 1 из групп элементов И.

При этом з|1ачени  разр дов первого вектора 3f поступают параллельно на вторые входы сумматоров по модулю два 12 схемы 3 сравнени  соответствующих ±-х разр дов и на

25 вторые входы полусумматоров 5 также соответствующих i-x разр дов. После окончани  переходного процесса в устройстве на выходах каждой строки групп элементов И 10 матрицы 1

0 из элементов И образуютс  в соответствии с выражением (3) частичные произведени , которые суммируютс  соответствующим одноразр дным суммато-i ром 11 сумматора 2.После суммировани 

5 на выходах второго,четвертого,шестого, восьмого и дес того разр дов сумматора 2 образуютс  по вьгражению (4 и 5 соответственно значени  S,S sfsfs / поступающие на первые входы соответ0 ствующих разр дов полусумматоров 5 и первые входы соответствующих одноразр днызРвычитателей б. На выходах полусумматоров 5 по выражению (J образуютс  значени  разр дов У, У, У,

5 УГ У искомого вектора У, поступающие соответственно на вторые входы одно- разр дных вычитателей 6,в которых по ;выражению (ь) реализуетс  вычисление соответственно разр дов Х,50), Х

ел первого вектора ,и поступают на первые входы соответствун цих разр дов схемы 3 сравнени . В схеме 3 сравнени  реализуетс  сравнение заданного вектора 3 с вычисленным в процессе решени  вектора Х(поступающего с выходов однозар дных вычитателей 6).Если векторы равны,то сумма квадратов К п-разр дных чисел выполнена правиль но и на выходе элемента ИЛИ 4 схемы 3 сравнени  и,соответственно,выходе 9 О регистрации конца переходного процес;са в устройстве вырабатываетс  сигнал, оповещающий,что операци  выполнена правильно и переходной процессов схеме закончен,а с выходной шины 8 можно

Claims (2)

1. 5 считывать искомый вектор У и на входн ные шины .можно подавать следующие К чисел. Эффективность изобретени  заключ етс  в существенном увеличении быст родействи , определ емого временем переходного процесса в схеме, ибо устройство  вл етс  параллельным (комбинационным) и вычислени  суммы квадратов К п-раз р дных чисел реализуетс  в нем практически за один такт. Кроме того, в устройстве суcift cTBeHHO увеличиваетс  производительность благодар  тому, что на вы ходе схемы 3 .сравнени  в фабатывает с  сигнал конца переходного процесса в схеме и устройство может сразу же запускатьс  на следующий цикл работы. В противном случае (если бы такой сигисш не вырабатывалс ) устройство будет находитьс  в режиме ожидани , пока йе закончитс  такт его работы,после чего оно запу каетс  на следующий цикл работы, а поскольку длительность переходного процесса при подаче на вход устройства различных комбинаций К чисел. различна, то при этом достаточно мн го времени устройство простаивает. В устройстве существенно повышаетс  также надежность вычислений благода р  тому, нем параллельно с вычислительным процессом осуществл  етс  контроль правильности.его выполнени . Формула изобретени  1. Устройство дл  вычислени  сум мы квадратов К п-разр дных чисел, содержащее группу элолентов И и эле мент ИЛИ, отличающее с   /тем, что, sC целью увеличени  быстрощействй  и надежности вычислений, ОНО содержит зтруппы элементов И, схему сравнени , сумматор, полусумматор и одноразр дные вычитатели, причем группы элементов И образуют матрицу, каждый i-й столбец которой (где ,2,...,п-1) содержит 1 /групп элементов И и сдвинут относительно (1-1)-го элемента И на один разр д вниз, (2 -1)-ые информацион ные входы (где el,2,...,ic) групп элементов И i-ro . столбца матрицы об динены и подключены к (i-fl) разр ду j-и входной ннформгшионной шины , к.1-му разр ду которой подключе ны 2 -е информационные входы i-й группы элементов И всех столбцов, и формационные выходы групп элементов И каждой S-й (где Ssl,2,.. 2п-3) строки матрицы соединены с информационным входом (S+l)-ro разр да сумматора, информационный выход каждого 2 1-го . да сумматора .подключен к первым информационным. входам i-ro полусумматора и i-ro одноразр дного вычитател , второй информационный вход i-ro одноразр дного вычитател  подключен к информационному выходу i-ro полусумматора и соответствующего 2 1-му разр ду информационной выходной шины, информационный выход 1-го одноразр дного вычитател  соединен с первым информационным входом i-ro разр да схемы сравнени , второй вход которой подключен 1C второму информационному входу i-ro полусумматора и i-му разр ду первой информационной входной шины, информационный выход каждого (2 i-1) разр да ( где ,3,...п-1) сумматора соединен с входом (2i-l)го разр да информационной выходной шины,, старший разр д которой соединен с информационным выходом элемента ИЛИ, к первому и второму информационным входам которого подключены выходы переносов соответственно сумматора и полусумматора предыдущего разр да,выход переноса каждого (i+1)го полусумматора соединен с входом пе .реноса сумматора последующего разр да, а выходы (i+l)-x разр дов каждой ( j +1)-й входной информационной шины подключены к информационному входу 2 i-ro разр да сумматора,информационный выход сравнени  соединен с управл ющим выходом устройства . 2.Устройство по п. 1, о т л ичающеес  тем, что кажда  группа элементов И содержит К двухвходовых элементов И, причем первый информационный вход каждого j -го элемента И (где j 1,2,...,К) соединен с (2J -1)-ым информационным входом . группы элементов И, второй информационный вход j-ro элемента И соединен с 2 j -ым информационным входом-группы элементов И. 3.Устройство по п. 1, отличающеес  тем, что схема сравнени  содержит п сумматоров по модулю два и элемент ИЛИ, причем первый рнформационньй вход 1-го сумматора по модулю два соединен с первым вы;ходом i-ro разр да схемы сравнени , второй информационный вход i-ro супинатора по модулю два соединен с вторым выходом 1-го разр да схемы сравнени , информационные выходы сумматоров по модулю два соединены с соответствующими входами элементаИЛИ , информационный выход которого соединен с выходом схемы сравнени . Источники информации, прин тые во внимание при экспертизе , 1. Авторское свидетельство СССР .В 717765, кл. G Об F7/50, 1980.
2. 2. Авторское свидетельство СССР 717759, кл. G Об F 7/38,1980 . , (прототип).