SU991606A2 - Decoding device - Google Patents
Decoding device Download PDFInfo
- Publication number
- SU991606A2 SU991606A2 SU813313582A SU3313582A SU991606A2 SU 991606 A2 SU991606 A2 SU 991606A2 SU 813313582 A SU813313582 A SU 813313582A SU 3313582 A SU3313582 A SU 3313582A SU 991606 A2 SU991606 A2 SU 991606A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulse
- decoding device
- output
- sequence
- selector
- Prior art date
Links
Landscapes
- Decoration By Transfer Pictures (AREA)
- Arc Welding Control (AREA)
Description
входы селектора 1 второго импульса. На первом выходе селектора 1 будет вьадел тьс каждый второй импульс из соответствующей кодированной посылки , как положительной, так и отрицательной пол рности (фиг. 2в). На втором выходе селектора 1 второго импульса формируетс импульсна последовательность (фиг. 2г), измен юща свое состо ние с приходом каждой кодированной последовательности одной пол рности. Формирователи 2 и 3 короткого импульса формируют короткие импульсы из фронта и среза приход щей импульсной последовательности (фиг. 2д).the inputs of the selector 1 of the second pulse. At the first output of the selector 1, every second pulse from the corresponding coded premise, of both positive and negative polarity, will be scaled (Fig. 2c). At the second output of the selector 1 of the second pulse, a pulse sequence (Fig. 2d) is formed, changing its state with the arrival of each coded sequence of one polarity. The shapers 2 and 3 of a short pulse generate short pulses from the front and edge of the incoming pulse sequence (Fig. 2e).
С выхода формирователей 2 и 3 последовательности импульсов поступает на входы D суммирующих триггеров 4-1, 4-2. На входы Т этих Tpisrгеров 4-1, 4-2 поступают комплементарные сигналы тактовой частотой Рт/2 (фиг. 2е, ж) с шин первой и второй тактовых частот устройства соответственно. В результате суммировани на выходах триггеров 4-1, 4-2 формируютс импульсные последовательности (фиг. 2э, и), а на выходе элементов ИЛИ-НЕ 5-1, 5-2 будет выдел тьс декодированна последовательность (фиг. 2к).From the output of the formers 2 and 3 of the pulse sequence is fed to the inputs D of the summing triggers 4-1, 4-2. The inputs T of these Tpis-gers 4-1, 4-2 receive the complementary signals of the clock frequency of Pm / 2 (Fig. 2e, g) from the buses of the first and second clock frequencies of the device, respectively. As a result of summing up at the outputs of the flip-flops 4-1, 4-2, pulse sequences are formed (Fig. 2e, i), and at the output of the OR-NOT 5-1, 5-2 elements a decoded sequence will be highlighted (Fig. 2k).
Введение RTD-триггера и элементов ИЛИ-НЕ позвол ет производить декодирование сигналов на тактовой частоте Рт/2, что повышает быстродействие декодирующего устройства в два раза. В результате упрощаетс его конструкции и настройка. Все это расшир ет сферу его применени .The introduction of the RTD trigger and the OR-NOT elements allows decoding of signals at the clock frequency of Pm / 2, which increases the speed of the decoder by two times. As a result, its design and setup is simplified. All this expands the scope of its application.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813313582A SU991606A2 (en) | 1981-07-07 | 1981-07-07 | Decoding device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813313582A SU991606A2 (en) | 1981-07-07 | 1981-07-07 | Decoding device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU917341 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU991606A2 true SU991606A2 (en) | 1983-01-23 |
Family
ID=20967711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813313582A SU991606A2 (en) | 1981-07-07 | 1981-07-07 | Decoding device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU991606A2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108649947A (en) * | 2018-03-22 | 2018-10-12 | 杭州电子科技大学 | A kind of pure quantum current distribution |
-
1981
- 1981-07-07 SU SU813313582A patent/SU991606A2/en active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108649947A (en) * | 2018-03-22 | 2018-10-12 | 杭州电子科技大学 | A kind of pure quantum current distribution |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS561619A (en) | Phase comparator | |
SU991606A2 (en) | Decoding device | |
JPS5381059A (en) | Digital phase synchronizing system | |
SU869060A1 (en) | Pulse frequency divider | |
SU708527A1 (en) | Binary sequence-to-duobinary sequence converter | |
SU744947A1 (en) | Pulse synchronizing device | |
SU1635170A1 (en) | Multichannel device for time shifting of coinciding pulses | |
SU1211849A2 (en) | Digital frequency discriminator | |
SU702517A1 (en) | Decoder | |
RU2037969C1 (en) | Demodulator of signals encoded with relative phase manipulation | |
SU841101A1 (en) | Shaper of difference frequency of pulse trains | |
SU647876A1 (en) | Synchronizing arrangement | |
SU623257A1 (en) | Discrete-action integrating arrangement | |
SU728123A1 (en) | Decoder | |
SU999150A2 (en) | Pulse synchronizing device | |
SU1559400A1 (en) | Device for switching clock frequency generator | |
SU1394416A1 (en) | Pulse driver | |
SU1145476A1 (en) | Synchronous pulse repetition frequency divider with 5:1 countdown ratio | |
SU748883A1 (en) | Pulse recurrence rate divider with variable division factor | |
SU1735952A1 (en) | Shaft-code turning angle converter | |
SU1429135A1 (en) | Device for shaping sine signals | |
SU718910A1 (en) | Arrangement for obtaining difference frequency of two pulse trains | |
SU1533001A1 (en) | Frequency divider | |
RU1802420C (en) | Demodulator of signals of differential phase-shift keying | |
JPS57116431A (en) | Programmable logic array |