SU869060A1 - Pulse frequency divider - Google Patents
Pulse frequency divider Download PDFInfo
- Publication number
- SU869060A1 SU869060A1 SU802872726A SU2872726A SU869060A1 SU 869060 A1 SU869060 A1 SU 869060A1 SU 802872726 A SU802872726 A SU 802872726A SU 2872726 A SU2872726 A SU 2872726A SU 869060 A1 SU869060 A1 SU 869060A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency divider
- input
- pulse frequency
- trigger
- bus
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
(54) ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ(54) PULSE FREQUENCY DIVIDER
}}
Изобретение относитс к вычислительной технике и цифровой автоматике.The invention relates to computing and digital automation.
Известен делитель частоты импульсов, содержащий делитель частоты на три, состо щий из двух Т -триггеров и двух элементов И-НЕ A pulse frequency divider is known, containing a frequency divider of three, consisting of two T-triggers and two AND-NOT elements
Однако данный делитель частоты не позвол ет получить измен емый коэффициент делени .However, this frequency divider does not allow to obtain a variable division factor.
Наиболее близким по техническому решению к. предлагаемому вл етс делитель частоты импульсов, содержащий делитель частоты на три, состо щий из двух Dтриггеров и элементов И-ИЛИ-НЕ и ИHEl2l .The closest to the technical solution to the present invention is a pulse frequency divider containing a frequency divider by three, consisting of two D triggers and AND-OR-NOT and IHEl2l elements.
Недостатком известного устройства вл етс относительна сложность и также невозможность получени измен емого коэффициента делени .A disadvantage of the known device is the relative complexity and also the impossibility of obtaining a variable division factor.
Цель изобретени - повышение надежности устройства и получение измен емого коэффициента делени .The purpose of the invention is to increase the reliability of the device and obtain a variable division factor.
Поставленна цель достигаетс тем что в делителе частоты импульсов, содерThe goal is achieved by the fact that in the pulse frequency divider,
жащем делитель частоты на три, состо щий из элемента ИЛИ-НЕ и двух D-триггеров , С-входы которых соединены с входной шиной, пр${мой выход первого 13-триг гера соединен с входом D второго Б -триггера и с первым входом элемента ИЛИНЕ , пр мой выход вторюго 15-триггера соединен со вторым входом элемента ИЛИНЕ , а нулевой вход этого же триггера соединен с дополнительной входной шиной.frequency divider by three, consisting of the element OR-NOT and two D-flip-flops, the C-inputs of which are connected to the input bus, pr $ {my output of the first 13-flip-flop is connected to the input D of the second B-trigger and the first input element ILINE, the direct output of the second 15-flip-flop is connected to the second input of the element ILINE, and the zero input of the same flip-flop is connected to an additional input bus.
10ten
На чертеже представлена схема делител частоты вмпупьсов.The drawing shows a frequency divider circuit.
Делитель содержит D -триггеры 1 в 2, элемент ШШ-НЕ 3, шину 4, на которую поступает входна последователънисть им15 пульсов, дополнительную шину 5 в выход ную шину 6,The divider contains D-triggers 1 to 2, the element SH-NOT 3, bus 4, which receives the input sequence of 15 pulses, additional bus 5 to the output bus 6,
Устройство работает следующим обра зом.The device works as follows.
В исходном состо$тии оба триггера In the initial state both triggers
20 иаход$1тс в нулевом состо нии, и на 5 поступает высокий потенциал.20 and the input $ 1 tc in the zero state, and high potential arrives at 5.
При по влении очередного входного вм пульса на шине 4, первого дл нового wsKfWith the appearance of the next input pulse on bus 4, the first for the new wsKf
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802872726A SU869060A1 (en) | 1980-01-21 | 1980-01-21 | Pulse frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802872726A SU869060A1 (en) | 1980-01-21 | 1980-01-21 | Pulse frequency divider |
Publications (1)
Publication Number | Publication Date |
---|---|
SU869060A1 true SU869060A1 (en) | 1981-09-30 |
Family
ID=20873535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802872726A SU869060A1 (en) | 1980-01-21 | 1980-01-21 | Pulse frequency divider |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU869060A1 (en) |
-
1980
- 1980-01-21 SU SU802872726A patent/SU869060A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS561619A (en) | Phase comparator | |
JPS5387133A (en) | Input*output interface connecting circuit | |
SU869060A1 (en) | Pulse frequency divider | |
JPS53139456A (en) | Clock driver circuit | |
SU647876A1 (en) | Synchronizing arrangement | |
SU483792A1 (en) | Pulse distributor | |
JPS5434644A (en) | Input/output circiut | |
SU1485397A1 (en) | Synchronous frequency divider | |
SU1406787A1 (en) | Synchronous frequency divider | |
SU1374425A1 (en) | Synchronous frequency divider | |
SU1396274A1 (en) | Synchronous frequency divider | |
SU966920A1 (en) | Decimal counter | |
SU1084980A1 (en) | Device for converting pulse train to rectangular pulse | |
SU1631717A1 (en) | Synchronous frequency divider | |
SU530465A1 (en) | Pulse Frequency Divider by eighteen | |
SU1166286A1 (en) | Generator of discrete signals | |
SU1654968A1 (en) | Frequency divider | |
SU678698A1 (en) | Synchronizing device | |
SU1394416A1 (en) | Pulse driver | |
SU1167729A2 (en) | Pulse rate divider | |
SU1140248A1 (en) | Frequency divider with variable countdown | |
SU1626352A1 (en) | Single-shot pulse former | |
SU748883A1 (en) | Pulse recurrence rate divider with variable division factor | |
SU566359A1 (en) | Frequency divider by 1,5 | |
JPS5635588A (en) | Equivalent pulse eliminating circuit |