SU991428A1 - Устройство приоритета - Google Patents

Устройство приоритета Download PDF

Info

Publication number
SU991428A1
SU991428A1 SU813342333A SU3342333A SU991428A1 SU 991428 A1 SU991428 A1 SU 991428A1 SU 813342333 A SU813342333 A SU 813342333A SU 3342333 A SU3342333 A SU 3342333A SU 991428 A1 SU991428 A1 SU 991428A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
input
elements
outputs
bit
Prior art date
Application number
SU813342333A
Other languages
English (en)
Inventor
Сергей Михайлович Приходько
Олег Николаевич Зевиг
Original Assignee
Предприятие П/Я В-2203
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2203 filed Critical Предприятие П/Я В-2203
Priority to SU813342333A priority Critical patent/SU991428A1/ru
Application granted granted Critical
Publication of SU991428A1 publication Critical patent/SU991428A1/ru

Links

Description

Изобреаение относитс  к вычисли-тельной технике, в частности к устрой ствам приоритетного обнаружени  запросов , и может быть использовано в .системах обмена данными.
Известно устройство, содержащее регистры индикациизапросов, регистры приоритетных соотношений на триггерах с вспомогательными элементами И- и ИЛИ 1 .
Недостатком данного устройству  вл етс  сложность.
Наиболее близким к предлагаемому по технической сущности  вл етс  устг ройство, содержащее регистр индикации запросов f регистр приоритетных соот1|ршений , две группы элементов И и эле|менты ИЛИ 21 ,.
Недостатком устройства  вл етс  большой объем оборудовани .
Цель изобретени  - сокращение объема оборудовани .
Поставленна  цель достигаетс  тем, что в устройстве приоритета, содержащем два регистра и группу элементов И, причем каждый информационный вход устройства соединен с единичным входом триггера одноименного разр да пер вого регистра, вход сброса которого соединен с первьм входом сброса устройства , .каждый ответный вход устройства соединен с нулевым входом триггера одноименного разр да первого регистра , нулевой выход триггера каждого разр да второго регистра соединен с первым входом одноименного элемента И группы, вторые входы элементов И группы соединены с опросным входом устройства, информационные выходы ко10 торого соединены с выходами элементов И группы, тактовый вход триггера первого разр да второго регистра соединен с тактовым входом устройства, выходы первого регистра соединены с
15 нулевыми входами триггеров одноименных разр дов второго регистра, тактовые входы разр дов которого, начина  с второго, соединены с вторым тактовым выходом устройства, вход сброса
20 каждого i-го разр да второго регистра соединен с единичным выходом (i-Dго разр да второго регистра, единичный выход последнего разр да второго регистра  вл етс  выходом расширени 
25 устройства.
На чертеже приведена структурна  схема уртройства.
Устройство содержит информационные входы 1-4 устройства, ответные входы
30 5-8 устройства/ вход 9 сброса устройства , регистр 10, триггеры 11-14 регистра 10, регистр 15, вход 16 сброса устройства, триггеры 17-20 регистра 15, выход 21 расширени  устройства опросный вход 22 устройства, элементы И 23-26 группы, информационные выходы 27-30 устройства.
1.. Устройство работает следующим об разом.
Исходное состо ние устройства характеризуетс  отсутствием сигнала опроса и отсутствием сигналов запроса на шинах 1-4, при этом на выходах 27-30 элементов 23-26 присутствует логический ноль. При поступлении запроса на один из входов 1-4 в регистре 10 происходит запоминание поступившей за вки. По сигналу с входа 16 состо ние регистра 10 переписьтаетс  в регистр 15. При .этом с единичного выхода каждого триггера регистра 15 сигнал поступает на вход сброса последующего триггера, тем самым запреща  запись менее приоритетных запросов в регистр 15. По сигналу с входа 22 кодова  комбинаци , соответствующа  записанному в регистр индикации запросу с наивысшим приоритетом, поступает через элементы И 23-26 на выход И 27-30 устройства. Рассмотрим подробнее , что происходит в устройстве при приходе за вок одновременно по входам 1 и 3. За вки, поступившие на входы 1 и 3, запишутс  в триггеры 11 и 13 регистра 10. При этом на единичных выходах 11 и 13 триггеров устанавливаетс  О, а на 18 и 20 - Ч По сигналу с входа 16 в регистр 15 переписываетс  состо ние регистра 10 соответственно в триггеры 17 - О 18- 1 , 19 - О , 20 - 1, Но так как единичный выход калодого триггера регистра 15 соединен со вхо дом сброса каждого последующего триггера , то одновременно происходит сброс всех триггеров низшего приоритета по отношению к триггеру,соответствующему за вке с наивысшим приоритетом . После записи в триггер 17 O триггер 18 также сброситс  в О, установка и сброс триггеров производ;и тс  отрицательными импульсами, триггер 18 в свою очередь сбросит в О триггер 19 и т.д. при любом количестве разр дов. Таким образом, на нулевых выходах элементов регистра, приоритетных сообщений , а при поступлении сигнала опро са по шине 22 и на выходах элементов И 23-26, будут присутствовать 11 , что соответствует за вке по 1 каналу Соответственно при .приходе за вок одновременно , например, по 2 и 4 каналам при записи в регистр приоритетных соотношений будет записано в триггер 17 , 18 - О, 19 - 1 , .20 - О, но одновременно триггеры 19и 20 сбрасываютс  сигналом с триггера 18 и на регистре приоритетных соотношений усз;ановитс  код за вки по 2 каналу.В таблице приведены коды за вок дл  четырехразр дного регистра .
Адрес за вки
Код
т за вки
0000
анал 1111 0111 ООН 0001

Claims (2)

  1. Положительный эффект от применени  предлагаемого изобретени  состоит в упрощении .св зей и исключении в св зи с этим элементов И и ИЛИ. Это ведет к упрощению устройства, повьошению надежности и технологичности производства . Формула изобретени  Устройство приоритет;, содержащее два регистра и группу элементов И, причем каждый информационный вход устройства соединен с нулевым входом одноименного разр да первого регистра , тактовый вход которого соединен с первым тактовым входом устройства, каждый ответный вход устройства соединен с входом сброса одноименного разр да первого регистра, нулевой выход каждого разр да второго регистра соединен с первым входом одноименного элемента И группы, вторые входы элементов И группы соединены с опросным входом устройства,информационные выходы которого соединены с выходами элементов И группы, тактовый вход первого разр да второго регистра х:оединен с вторым тактовым входом устройства , отличающеес  тем, что, с целью сокрашени  объема оборудовани  , выходы первого -регистра соединены с нулевыми входами одноименных разр дов второго регистра, тактовые входы разр дов которого, начина  со второго, соединены с вторым тактовым входом устройства, вход сброса каждого i-ro разр да второго регистра сое .динен с единичным выходом (1-1)-го разр да второго регистра, единичный выход последнего разр да второго регистра  вл етс  выходом расширени  устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидете.льство СССР W 425177, кл. G 06 F 9/46, 1974.
  2. 2.Авторское свидетельство СССР 586455, кл. G 06 F 9/46, 1978 (прохготип ) .
    г
    АД
    1
    23
SU813342333A 1981-10-01 1981-10-01 Устройство приоритета SU991428A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813342333A SU991428A1 (ru) 1981-10-01 1981-10-01 Устройство приоритета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813342333A SU991428A1 (ru) 1981-10-01 1981-10-01 Устройство приоритета

Publications (1)

Publication Number Publication Date
SU991428A1 true SU991428A1 (ru) 1983-01-23

Family

ID=20978364

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813342333A SU991428A1 (ru) 1981-10-01 1981-10-01 Устройство приоритета

Country Status (1)

Country Link
SU (1) SU991428A1 (ru)

Similar Documents

Publication Publication Date Title
KR960018931A (ko) 페이지-인 버스트-아웃 피포(pibo fifo) 시스템
SU991428A1 (ru) Устройство приоритета
SU1198564A1 (ru) Устройство дл записи информации в оперативную пам ть
SU1171776A1 (ru) Устройство дл ввода информации
SU1689961A1 (ru) Устройство дл обмена информацией между ЦВМ и внешними устройствами
SU805313A1 (ru) Устройство приоритета
SU1762309A1 (ru) Устройство дл сопр жени двух процессоров
SU1705826A1 (ru) Устройство приоритета
SU809345A1 (ru) Устройство дл управлени блокомпАМ Ти
SU1444783A1 (ru) Устройство дл контрол микропроцессора
SU1290330A2 (ru) Вычислительна система
SU1196839A1 (ru) Устройство дл ввода информации
SU646373A1 (ru) Ассоциативное запоминающее устройство
SU1236490A1 (ru) Устройство дл сопр жени ЭВМ с внешними устройствами
SU1179358A1 (ru) Устройство дл сопр жени источников информации с вычислительной машиной
SU1341649A1 (ru) Устройство дл определени числа вершин подграфов графа
SU526882A1 (ru) Устройство дл ввода информации о параметрах объекта в электронную вычислительную машину
SU1290327A1 (ru) Устройство формировани сигнала прерывани
SU1372365A1 (ru) Устройство дл коррекции ошибок в информации
SU1193682A1 (ru) Устройство дл св зи процессоров
SU1689951A1 (ru) Устройство дл обслуживани запросов
SU1183976A1 (ru) Устройство для сопряжения электронно-вычислительной машины с индикатором и группой внешних устройств
SU1432522A1 (ru) Устройство дл формировани сигнала прерывани
SU734621A1 (ru) Устройство дл контрол и управлени абонентами
SU1179348A1 (ru) Устройство дл автоматического контрол блоков