SU985962A1 - Устройство цикловой синхронизации - Google Patents

Description

(5) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

1 .

Изобретение относитс  к радиотехнике и может быть использовано в системах передачи дискретной информации .

Известно устройство цикловой синхронизации , содержащее последовательно соединенные генератор тактовых импульсов, распределитель, первьй элемент И, интегратор и пороговый элемент, выход которого подключен к второму входу распределител ,сдвиговый регистр,выходы которого соединены с входами дешифратора и элемента равнозначности, а также nep-t вый блок сравнени , п.ервый накопитель и второй элемент И f 1J,

. .

Однако известное устройство обеспечивает малую помехоустойчивость, {так как не обеспечивает удержание синхронизма в услови х интенсивных помех.

Цель изобретени  -повышение помехоустойчивости .

Claims (1)

1. Дл  достижени  поставленной цели в устройство цикловой синхронизации , содержащее последовательно соединенные генератор тактовых импульсов, распределитель, первый элемент И, интегратор и пороговый элемент,выход которого подключен к второму входу распределител , сдвиговый регистр , выходы которого соединены с входами дешифратора и элемента равнозначности, а также первый блок сравнени , первый накопитель и второй элемент И, введены датчики верхнего и нижнего порога, два блока ,5 сравнени  второй накопитель, три вентил  ИЛИ и триггер, при этом второй выход генератора тактовых импульсов подключён к входу сдвигового регистра и через первый элемент ИЛИ к счетному входу триггера, выходы которого подключены к первым входам первого и второго вентилей, к вторым входам которых подключен выход элемента равнозначности, а выходы указаиных вентилей подключены к входам соответствующих накопителей, выход первого накопител  подключен к первым входам первого и второго блоков сравнени , выход датчика нижнего порога подключен к второму входу первого блока сравнени , выход кото .рого через второй элемент И соединен с вторым входом первого элемента ИЛИ, выход датчика верхнего порога подключен к вторым входам второго и третьего блоков сравнени , к первому входу последнего подключен выход второго накопител ,выход третьего блока сравнени  подключен к второму входу второго элемента И и к первому входу второго элемента ИЛИ, к второму входу кото: рого подключен выход второго блока сравнени , а выход второго элемента ИЛИ через третий вентиль, к второму |входу которого подключен третий выход генератора тактовых импульсов, подключены к вторым входам первого и второго накопителей, причем первый эход второго вентил  объединен с вто рым входом первого элемента И, к третьему входу которого подключен р.ыход дешифратора, подключенный к второму входу интегратора, третий вход которого соединен с вторым выходом распределител , первый вход которого объединен с третьим входом второго элемента И, На чертеже представлена структурна  схема устройства. Устройство цикловой синхронизации содержит генератор 1 тактовых импуль сов, сдвиговый фегистр 2, дешифратор 3, первый элемент И 4, распределитель 5, первый элемент ИЛИ 6, три гер 7, первый и второй вентили 8 и 9, элемент 10 равнозначности, первый накопитель 11, первый и второй блоки 12 и 13 сравнени , датчик k нижнего порога, второй элемент И 15, второй накопитель 16, третий блок 17 сравне ни ,датчик 18 верхнего порога, второ элемент ИЛИ 19. третий вентиль 20, интегратор 21, пороговый элемент 22 Устройств.о работает следующим об разом. Синхропоследовательность двоичны символов О и 1.), закодированна  за щитным кодом (символ О закодирован двум  элементами О 1 , а 1 Ю и искаженна  помехами при передаче сигналов по каналу св зи, накаплива етс  в сдвиговом регистре 2, содержимое которого сдвигаетс  в каждом такте под воздействием тактовых импульсов генератора 1 с одновременной записью в первый разр д очередного элемента кода. Сигналы с выхода всех разр дов сдвигового регистра 2 поступают на дешифратор 3, на выходе которого . формируетс  единичный логический сигнал в случае точного или приблизительного совпадени  кода, накопленного в сдвиговом регистре 2 с защитным кодом синхропоследовательности . Одновременно сигналы с выходов первых двух разр дов сдвигового регистра 2 поступают на элемент 10 равнозначности, на выходе которого формируетс  единичный сигнал в случае равенства двух элементов защитного кода, поступивших на вход устройства последними. При поступлении на вход целого числа символов основного кода, соответствующего целому числу подциклов и четвертому числу элементов защитного кода, на выходе элемента 10.равнозначности формируетс , как правило, нулевой сигнал, соотвэтствуодий неискаженным элементом одного последнего подцикла |ОЦ или , и только при искажении помехой одного из элементов защитного кода, что соответствует стиранию символа основного.кода OOj или|11 , на выходе элемента .10 равнозначности формируетс  единичный сигнал. Тактовые импульсы со второго выхода генератора 1 поступают также через первый элемент ИЛИ 6 на счетный вход триггера 7 При этом если эти такты соответствуют истинной фазе подцикла, т.е. моментам, когда ррошло целое число подциклов и в.сдвиговом регистре 2 записано целое число символов основного кода, то второй вентиль 9, открываемый в указанных тактах, пропускает сравнительно мало единичных сигналов от элемента 10 равнозначности на второй накопитель 16. А первый вентиль 8, открываемый сигналом с инверсного выхода триггера 7 пропускает сравнительно много единичных импульсов с элемента 10 равнозначности на первый накопитель 11. : В результате содержимое. первого накопител  11 растет быстрее содержимого второго накопител  16 и раньше достигает верхнего порога,-поступающего с датчика 18 на блоки 13 и 17 5 сравнени . При этом на входе второго блока 13 сравнени  формируетс  единичный сигнал,который проходит через второй элемент ИЛИ 19 на третий вентиль 20 и совпадает с импульсом третьего выхода генератора 1 тактовы импульсов, который задержан относительно импульса первого выхода генератора 1 тактовых импульсов на врем  меньшее периода тактовых импульсов. В результате на выходе третьего вентил  20 формируетс  сигнал, обнул ющий первый и второй накопители 11 и 16, после чего работа накопителей начи наетс  сначала изложенным выше способо Сигнал первого накопител  11 поступает также на первый блок 12 сравнени , на выходе которого формируетс  единичный сигнал в случае, когда поступающий сигнал меньше нижнего порога; поступающего от датчика И нижнего порога. При высоком уровне помех, когда большое число символов основного кода оказываетс  стертым и содержимое второго накопи тел  16 растет достаточно быстро, она может достичь верхнего порога раньше, чем в первом накопителе 11. 1Если к этому моменту времени саде мое первого накопител  11 все же превысило нижний порог, то е иничиый сигнал формируетс  на выходе третьего блока 17 сравнени  и через второ элемент ИЛИ 19 и третий вентиль 20 обнул ет первый и второй накопители 11 и 16, после чего накопление начинаетс  сначала. Если же содержимое второго накопител  1& достигло верхнего порога, а содержимое первого накопител  11 растет так медленно, что еще не до-. стигло нижнего порога, что наиболее веро тно при сбое подцикловой синхро низации, когда целому числу подциклов соответствует нулевой сигнал на пр мом выходе тригпера 7, то единичные сигналы формируютс  сразу на двух первом и третьем блоках 12 и 17 сравнени . При этом на выходе второго элемента И 15 формируетс  импульс, совпадающий по времени с импульсом первого выхода генератора 1 тактовых импульсов, который занимает промежуточное положение между I импульсами первого и третьего выходов . Импульс с выхода второго элемента И 15 проходит через первый элемент ИЛИ 6 и поступает на вход триггера 7, измен   его состо ние 62 противоположное, вследствие чего на корректируетс  фаза подцикла и устран етс  сбой подцикловой синхронизации , Вместе с тем сигнал с третьего блока 17 сравнени  через элемент ИЛИ 19 и третий вентиль 20 обнул ет первый и второй накопители 11 и 16, после чего их работа начинаетс  сначала . Сигнал о наличии синхронизма на выходе первого элемента И k, который  вл етс  выходом устройства, формируетс  только при условии расхождени  распределител  5 (импульсов в состо нии истинной фазы, наличи  сигнала совпадени  на выходе дешифратора 3 и нахождени  триггера 7 в состо нии истинной фазы подцикловой синхронизации. Одновременно сигнал с выхода первого элемента И k обнул ет интегратор 21. При отсутствии синхронизма в  чейках интегратора 21, количество которых равно числу состо ний распределител  5 (импульсов), накапливаетс  сигнал дешифратора 3, соответствующий различным состо ни м распределител  5 ( импульсов). В случае, если в одной из  чеек интегратора 21 содержимое превысит заданный порог, то на выходе порогового элемента 22 формируетс  сигнал, устанавливащий распределитель 5 {импульсов в состо ние истинной фазы. Устройство цикловой синхронизации обеспечивает повышение помехоустойчивости при кодировании синхропоследовательности защитнь 1 кодой и высоком уровне помех, так как при высоком уровне помех дл  поддержани  устойчивого синхронизма дешифратор 3 настраиваетс  на приблизительное совпадение с синхропоследовательностью , а такое приблизительное совпадение может возникнуть в нежелательные моменты времени при сдвиге кода синхропоследовательности на дробное число подциклов, при большом количестве стираний символов синхропоследовательности , в результате чего возникает возможность поддержани  состо ни  /южного синхронизма,кото- . рую устран ет использование третьего входа у первого элемента И 4 и под- ключение к нему сигнала подцикловой синхронизации от триггера 7. Формула изобретени  Устройство цикловой синхронизации, одержащее последовательно соединен9 ные генератор тактовых импульсов, распределитель, первый элемент И, интрегратор и пороговый элемент, выход которого подключен к второму входу распределител , сдвиговый регистр, выходЪ которого соединены с входами дешифратора и элемента равнознамности, а также пер .вый блок сравнени , первый на1 опитель и второй элемент И, о тличающеес  тем, что, с целью повышени  помехоустойчивости, в него введены датчики верхнего и нижнего порога, два блока сравнени , второй накопитель, три вентил , два элемента ИЛИ и триггер, при этом вто рой выход генератора тактовых импуль сов подключенК входу сдвигового регистра и через первый элемент ИЛИ к счетному входу триггера, выходы которого подключены к первым входам первого и второго вентилей, к вторым входам которых подключен выход элемента равнозначности, а выходы указанных вентилей подключены к входам соответствующих накопителей, выход первого накопител  подключен к первым входам первого и второго блоков сравнени , выход датчика нижнего порога подключен к второму входу первого блока сравнени , выход которого через второй элемент И соеди28 нен с вторым входом первого элемента ИЛИ, выход датчика верхнего порога подключён к вторым входам второго итретьего блоков сравнени , к перво У входу последнего подключен выход второго накопител , выход третьего блока сравнени  подключен к второму входу второго элемента И и к первому входу второго элемента ИЛИ, к второму входу которого подключен выход второго блока сравнени , а выход второго элемента ИЛИ через третий вентиль, к второму входу которого подключен третий выход генератора тактовых импульсов, подключен к вторым входам первого и второго накопителей , причем первый вход второго вентил  объединен с вторым входом первого элемента И, к третьему входу которого подключен выход дешифратора, подключенный к второму Тходу интеграто|5а, третий вход которого соединен с вторым выходом распределител ,, первый вход которого объединен с третьим входом второго элемента И, Источники информации, прин тые во.внимание при экспертизе 1, Авторское свидетельство СССР , кл. Н 0 L 7/08, 1977 (прототип) .