Claims (2)
1 Изобретение относитс к фазосдвигак щим цеп м и может быть использовано в различных радиотехнических устройствах в качестве самосто тельного низкочастотного фазовращател , либо в составе высокочастотного аналогового фазовращател . Известен фазовращатель, выполненный на цифровых логических схемах 1 . Однако указанный фазовращатель не обладает достаточным быстродействием. Наиболее близким к предлагаемому вл етс фазозадаюшее устройство, состо щее из кварцевого генератора тактовых импул1асов, кольцевого счетчика, дешифра тора со схемой управлени , триггера управлени , четырех 3-х входовых логических схем и двух триггеров-формировате лей 2 . Недостатком известного устройства вл етс низка точность изменений фазы про вл5Ьоща с при достаточно высокой тактовой частоте. Это объ сн етс наличием коммутирующих устройств между де шифратором и триггерами-формировател ми , создающих различные задержки сигналов . По этим же причинам снижаетс надежность работы фазовращател . Цель изобретени - повышение быстродействи и упрощение устройства. Поставленна цель достигаетс тем, что Б схему дискретного фазовращател , содержащую кольцевой 2 -разр дный счетчик, соединенный с источником тактовых , импульсов, триггер, вход которого соединен с нулевым выходом счетчика, а выход вл етс опорным выходом фазовращател , селектор-мультиплексор, содержащий стробирующий и управл емые вхощл, ин{)ормационными входами соединенный с соответствующими выходами счетчика, второй триггер, вход которого соединен с выходом селектора-мультиплексора, вве дены три элемента И, первый вход одного из них соединен с 2 --1 выходом кольцевого 2 -разр дного счетчика, второй вход - с вторым выходом первого триггера , третий вход - с источником тактовых импульсов и селектором-мулътиппексором, а выход соединен с установочным входом второго триггера, первые входы второго и третьего элементов И объединены со старшим разр дом кода управлени фазой вторые входы соединены соответственно с пр мым и инверсным выходом второго трш гера, при этом выходом дискретного фазоврашател вл етс соединенные между собой выходы второго и третьего элементов И. На фиг. 1 приведена структурна схема предлагаемого фазовращател ; на фиг. 2 - временные диаграммы работы дискретного фазовращател , где а - тактовые импульсы, б - расстановка импульсов на нулевом выходе кольш;вого счетчика , в - расстановка импульсов на 2 выходе кольцевого счетчика ; г - сигнал на выходе Q триггера 2, д - сигнал на выходе Q триггера 4 и выходе устройства при управл ющем. коде 00... 0101, е сигнал на фазируемом выходе устройства при управл ющем коде 1О...О1О1. Фазовращатель на 2 дискретных состо ний фазы содержит кольцевой 2 -ра р дный счетчик 1, первый триггер 2, селектор-мультиплексор 3, второй триггер 4 элементы И 5 - 7. Счетный вход первого (опорного) триггера 2 соединен с одним из выходов коль цевого -разр дного счетчика, считаемого нулевым. Выходы кольцевого счетчика 1 соединены с информационными входами селектора-мультиплексора 3. На управ л ющие входы селектора-мультиплексора 3 поданы п-1 младших разр дов п-разр1Щного кода управлени фазой, на стробирую щий вход подаютс тактовые импульсы, . выход селектора мультиплексора 3 соединен со счетным входом фазируемого триггера 4. Оба выхода триггера 4 соединены с входами двухвходовых элементов И 5 .и 6. На два других входа элементов И 5 и 6 {один из них инверсный) подключен старший разр д кода управлени фазой. Оба выхода элементов И 5 и б объединены и служат выходом фазируемого сигнала устройства. ОдИн из входов логического элемента И 7 соединен с -1 выходом Кольцевого разр дного счетчшса, а второй вход - с вторым выходом счетного триггера 2. Выход элемента И 7 соединен с установочным входом R триггера 4. На третий вход элемента И 7 подаютс тактовые импульсы. Работа устройства иллюстрируетс диаграммами (фиг. 2). Сигнал тактовой частоты (j (фиг. 2 а) переключает кольцевой 2 -разр дный счетчик 1. При этом каждый из его выходов последовательно переходит в состо ние 1 (все остальные выходы наход тс в состо нии О.). При переключении в состо ние 1 выхода кольцевого счетчика, считаемого нулевым (фиг. 2 б), переключаетс триггер 2 (фиг. 2 г). Выходна частота триггера 2 равна F . Триггер 4 переключаетс по счетному входу с выхода селектора-мультиплексора 3. В зависимости от кода управлени фазой переключение триггера 4 осуществл етс импульсом с одного из выходов кольцевого 2 -разр дного счетчика и таким образом фаза напр жени на выходе триггера 4 может измен тьс по отношению к опорному сигналу триггера 2. В качестве примера показано напр жение на выходе Q триггера 4 при управл ющем коде 00...01О1 (фиг. 26), При правильной работе дискретного фазовращател триггер 4 всегда переключаетс в такое состо ние, в котором находитс триггер 1 The invention relates to phase-shifting circuits and can be used in various radio engineering devices as a stand-alone low-frequency phase shifter, or as part of a high-frequency analog phase shifter. Known phase shifter, made on digital logic circuits 1. However, the specified phase shifter does not have sufficient speed. The closest to the present invention is a phase-shifting device consisting of a quartz clock pulse generator, a ring counter, a decoder with a control circuit, a control trigger, four 3 input logic circuits, and two shaping triggers 2. A disadvantage of the known device is the low accuracy of phase changes when developing at a sufficiently high clock frequency. This is due to the presence of switching devices between the decoder and the trigger switches, which create various signal delays. For the same reasons, the reliability of the operation of the phase shifter is reduced. The purpose of the invention is to increase the speed and simplify the device. The goal is achieved by the fact that a discrete phase shifter circuit containing an annular 2-digit counter connected to a clock source, a pulse, a trigger whose input is connected to a zero output of the counter, and the output is a reference output of the phase shifter, a selector-multiplexer containing a gating and controllable in, () internal inputs connected to the corresponding outputs of the counter, the second trigger, the input of which is connected to the output of the selector-multiplexer, three elements And are entered, the first input of one of them connected to the 2 - 1 output of the ring 2-bit counter, the second input is connected to the second output of the first trigger, the third input is connected to the clock source and the selector-multiplexer, and the output is connected to the installation input of the second trigger, the first inputs of the second and third elements And the second inputs of the phase control code are combined with the second inputs connected to the direct and inverse outputs of the second trgr, respectively, while the output of the discrete phase encoder is the outputs of the second and third elements I. city 1 shows the structural scheme of the proposed phase shifter; in fig. 2 - time diagrams of the discrete phase shifter, where a is the clock pulses, b is the arrangement of pulses at the zero output of a large counter, c is the arrangement of pulses at the 2nd output of the ring counter; g is the signal at the output Q of the trigger 2, d is the signal at the output Q of the trigger 4 and the output of the device at the control. code 00 ... 0101, e signal at the phased output of the device with control code 1O ... O1O1. Phaser for 2 discrete phase states contains a ring 2-row counter 1, the first trigger 2, the selector-multiplexer 3, the second trigger 4 And 5 elements 7. 7. The counting input of the first (reference) trigger 2 is connected to one of the ring outputs -discharge counter, considered to be zero. The outputs of the ring counter 1 are connected to the information inputs of the selector-multiplexer 3. The control inputs of the selector-multiplexer 3 are fed by n-1 lower-order bits of the n-phase control code of the phase control, the clock input is sent to the gate input. the output of the multiplexer selector 3 is connected to the counting input of the phased trigger 4. Both outputs of the trigger 4 are connected to the inputs of the two-input elements AND 5. and 6. The other bits of the input elements 5 and 6 {one of them is inverse) are connected to the most significant bit of the phase control code. Both outputs of the elements And 5 and b are combined and serve as the output of the phased signal of the device. One of the inputs of the logic element And 7 is connected to the -1 output of the Ring bit count, and the second input is connected to the second output of the counting trigger 2. The output of the element And 7 is connected to the installation input R of the trigger 4. The third input of the element And 7 is supplied with clock pulses. The operation of the device is illustrated by diagrams (Fig. 2). The clock frequency signal (j (Fig. 2a) switches the ring 2-digit counter 1. At the same time, each of its outputs successively changes to state 1 (all other outputs are in the state O.). When switched to state 1 output of a ring counter considered to be zero (Fig. 2b) switches trigger 2 (Fig. 2g). The output frequency of trigger 2 is F. Trigger 4 switches over counting input from selector-multiplexer output 3. Depending on the phase control code switching trigger 4 is carried out by a pulse from one of the outputs The ring 2-bit counter and thus the voltage phase at the output of the trigger 4 can vary with respect to the reference signal of the trigger 2. As an example, the voltage at the output Q of the trigger 4 with the control code 00 ... 01O1 is shown (Fig. 26) When the discrete phase shifter is working properly, the trigger 4 always switches to the state in which the trigger occurs.
2. Таким образом, в зависимости от управл ющего кода фаз напр жение на выходе d триггера 4 измен етс относительно напр жени на выходе Q триггера 2 в интервале от О до . При состо нии О старшего разр да кода управлени фазой на выход дискретного фазовращател через элемент И 5 поступает напр жение с выхода S триггера 4 (фиг. 2 д). При состо нии 1 старшего разр да кода управлени фазой напр жение на выход дискретного фазовращател поступает с выхода Q триггера 4 через элемент И 6 (фиг. 2 ). В этом случае фаза сигнала на фазируемом выходе устройства относительно фазы сигнала с триггера 2 может мен тьс в пределах от 180 до 360°. Если в результате воздействи помехи или при включении фазовращател будет нарушено правильное фазирование триггера 4 относительно триггера 2, то импульс с выхода кольцевого разр дного счетчика (фиг. 2 в) через элемент И 7 установит триггер 4 в состо ние О, при правильной работе дискретного фазовращател в интервале времени между по влением состо ни 1 на -1 и нулевом выходах кольцевого 2 -разр дного счетчика триггера 2 и 4 всегда наход тс в одинаковом состо нии О (заштрихованна область на фиг. 2). Предлагаемое устройство обладает быстродействием, поскольку между селек5 .9 тором-мультиплексором и фазируемом вы ходом устройства исключены все элементы схемы, переключающиес в процессе формировани сигнала. Переключение элементов И 5 и 6 происходит лишь при сме не кода, управл ющего фазой, а элемент И 7 фактически вл етс схемой фазировани и работает лишь при сбое устройст ва, что приводит к упрощению схемы и повышению надежности ее работы. Формула изобретени Дискретный фазовращатель, содержащий кольцевой 2 -разр дный счетчик, соединенный с источником тактовых импульсов, триггер, вход которого соединен с нулевым выходом счетчика, а выход вл етс опорным выходом фазовращател , селектор мультиплексор, содержащий стробирующие и управл емые входы, информационными входами соединенный с соответствующими выходами счетчика, второй триггер, вход которого соединен с выходом селектораI2. Thus, depending on the phase control code, the voltage at the output d of the flip-flop 4 varies relative to the voltage at the output Q of the flip-flop 2 in the interval from O to. In the state O of the most significant discharge of the phase control code, the output of the discrete phase shifter, through the element 5, receives the voltage from the output S of the trigger 4 (Fig. 2 d). In the state 1 of the most significant bit of the phase control code, the voltage at the output of the discrete phase shifter comes from the output Q of the flip-flop 4 through the element 6 (Fig. 2). In this case, the phase of the signal at the phased output of the device relative to the phase of the signal from trigger 2 can vary from 180 to 360 °. If, as a result of interference or when the phase shifter is turned on, the correct phasing of trigger 4 relative to trigger 2 is disrupted, the pulse from the output of the ring bit counter (Fig. 2 c) through element 7 will set trigger 4 to state O when the discrete phase shifter is working properly in the time interval between the occurrence of the state 1 on -1 and the zero outputs of the ring 2-digit counter of the trigger 2 and 4 are always in the same state O (the shaded area in Fig. 2). The proposed device has a high-speed response, since between the selector-5.9 torus-multiplexer and the phased output of the device, all circuit elements that are switched during signal generation are excluded. Switching elements 5 and 6 occurs only when the phase control code is changed, and element 7 is actually a phasing circuit and works only when the device fails, which simplifies the circuit and improves its reliability. DETAILED DESCRIPTION OF THE INVENTION A discrete phase shifter comprising an annular 2-digit counter connected to a clock source, a trigger whose input is connected to the zero output of the counter, and the output is a reference output of the phase shifter, a multiplexer selector containing gate and control inputs, information inputs connected with the corresponding outputs of the counter, the second trigger, the input of which is connected to the output of the selectorI
Qup.fQup.f
Ff 424 мультиплексора, отличающий- с тем, что, с целью повышени быстродействи и упрощени устройства, в него введены три элемента И, первый вход одного из них соединен с -1 выходом кольцевого 2 -разр дного счетчика, второй вход - с вторым выходом первого триггера, третий вход - с источником тактовых, импульсов и селектором-мультиплексором , а выход соединен с установочным входом второго триггера, первые входы второго и третьего элементов И объединены и соединены со старшим разр дом кода управлен1ш фазой, вторые входы соединены соответственно с: пр мым и инверсным выходом второго триггера, при этом выходом дискретного фазовращател вл етс соединенные между собой выходы второго и третьего элементов И. Источники информации, прин тые во внимание при экспертизе 1.Патент США № 3882431, кл. 333-31, 1976. 2.Авторское свидетельство СССР № 206151, кл. Н 03 Н 7/18, 1966. .Ff 424 multiplexer, characterized in that, in order to improve speed and simplify the device, three AND elements are introduced into it, the first input of one of them is connected to the -1 output of an annular 2-bit counter, the second input - to the second output of the first trigger, the third input is with a clock source, pulse source and a multiplexer selector, and the output is connected to the setup input of the second trigger, the first inputs of the second and third elements are AND connected and connected to the high-order code of the control phase, the second inputs are connected respectively but with: direct and inverse output of the second trigger, while the output of the discrete phase shifter is interconnected outputs of the second and third elements I. Sources of information taken into account in the examination 1. US patent number 3882431, cl. 333-31, 1976. 2. USSR author's certificate No. 206151, cl. H 03 H 7/18, 1966..
ev;ev;
..L..L