SU1406782A1 - Digital frequency synthesizer - Google Patents
Digital frequency synthesizer Download PDFInfo
- Publication number
- SU1406782A1 SU1406782A1 SU864164531A SU4164531A SU1406782A1 SU 1406782 A1 SU1406782 A1 SU 1406782A1 SU 864164531 A SU864164531 A SU 864164531A SU 4164531 A SU4164531 A SU 4164531A SU 1406782 A1 SU1406782 A1 SU 1406782A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- phase
- outputs
- control unit
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах формировани сетки частот . Цель изобретени - повышение быстродействи - достигаетс за счет исключени вли ни задержек в дешифраторе и в реверсивном счетчике импульсов . Друга цель - расширение функциональных возможностей - достигаетс за счет получени дополнительной импульсной последовательности, котора сдвинута по фазе относительно основной. На чертеже показаны генератор 1 опорной частоты, программный блок 2, формирователь 3 импульсов, фазосдвигающа цепочка 4, блок 5 управлени фазовым сдвигом, элементы И 6-9, элемент ИЛИ 10, дешифратор 11, реверсивный счетчик 12 импульсов, регистр 13. Блок 5 управлени фазовым сдвигом содержит злементы И 14-17 и элемент ИЛИ 18. Входные шины 19 и 20 соединены соответственно с выходом элемента ИЛИ 10 и с выходом блока 5. Блок 2 может быть выполнен в виде коммутируемого переключател управл емого делител или умножител частоты с равномерной выходной импульсной последовательностью. 1 з.п. ф-лы, ип. (Л О) 0 hdThe invention relates to a pulse technique and can be used in frequency grid generation devices. The purpose of the invention — an increase in speed — is achieved by eliminating the effect of delays in the decoder and in the reversible pulse counter. Another goal — enhanced functionality — is achieved by obtaining an additional pulse sequence that is phase-shifted relative to the main one. The drawing shows the reference frequency generator 1, the program block 2, the pulse shaper 3, the phase-shifting chain 4, the phase shift control unit 5, the AND 6-9 elements, the OR 10 element, the decoder 11, the reverse pulse counter 12 pulses, the register 13. The control unit 5 phase shift contains elements AND 14-17 and element OR 18. Input buses 19 and 20 are connected respectively to the output of the element OR 10 and to the output of block 5. Block 2 can be made in the form of a switched switch of a controlled divider or frequency multiplier with a uniform output imp lsnoy sequence. 1 hp f-ly, sp. (L O) 0 hd
Description
Изобретение относитс к импульсно технике и может быть использовано в устройствах формировани сетки частот .The invention relates to a pulse technique and can be used in frequency grid generation devices.
Цель изобретени - повышение быстродействи за счет исключени вли ни задержек в дешифраторе и в реверсивном счетчике импульсов, а также расширение функциональных возможностей за счет получени дополнительной импульсной последовательности, котора сдвинута по фазе относительно основной.The purpose of the invention is to increase the speed by eliminating the effects of delays in the decoder and in the reversible pulse counter, as well as expanding the functionality by obtaining an additional pulse sequence that is phase-shifted relative to the main one.
На чертеже приведена электрическа структурна схема устройства.The drawing shows the electrical structure of the device.
Цифровой синтезатор частот содержит генератор 1 опорной частоты, выход которого соединен с входом прог-- раммного блока 2 и через формирователь 3 импульсов с входом фазосдви- гак цей цепочки 4, выходы которой соединены с соответствуюсцими входами первой группы входов блока 5 управлени фазовым сдвигом и первыми входам соответственно первого 6, второго 7, третьего 8 и четвертого 9 элементов И,выходы которых соединены с соот- ветствукщими входами элемента ИЛИ 10 дешифратор 11, реверсивный счетчик 12 импульсов и регистр 13, соответствующие выходы которого соединены с вторыми входами первого 6, второго 7 третьего 8 и четвертого 9 элементов И и с соответствующими входами второй гругнты входов блока 5 управлени фазовым сдвигом, управл ющий вход - с выходом блока 5 управлени фазовым сдвигом, информационные входы - с соответствующими выходами дешифратора 1I, входы которого соединены с соответствующими выходами реверсивного счетчика 12 импульсов, тактовый и управл ющий входы которого соединены соответственно с первым и вторым выходами программного блока 2.The digital frequency synthesizer contains a reference frequency generator 1, the output of which is connected to the input of the program block 2 and through the shaper of 3 pulses to the phase shifter input of the chain 4, the outputs of which are connected to the corresponding inputs of the first phase shift control unit 5 and the first the inputs are respectively the first 6, second 7, third 8 and fourth 9 elements AND, the outputs of which are connected to the corresponding inputs of the element OR 10, the decoder 11, the reversible counter of 12 pulses and the register 13, the corresponding outputs which are connected to the second inputs of the first 6, second 7 third 8 and fourth 9 elements And and the corresponding inputs of the second group of inputs of the phase shift control unit 5, the control input with the output of the phase shift control unit 5, information inputs with the corresponding outputs of the decoder 1I The inputs of which are connected to the corresponding outputs of the reversible counter 12 pulses, the clock and control inputs of which are connected respectively to the first and second outputs of the software block 2.
Блок 5 управлени фазовым сдвигом содержит первый 14, второй 5, третий 16 и четвертый 17 элементы И, первые входы которых соединены с соответствующими входами первой группы входов блока 5 управлени фазовым сдвигом, первый, второй, третий и четвертый входы второй группы входов которого соединены с вторыми входами соответственно второго 15, третьего 16, четвертого 17 и первого 14 элементов И, выходы которых соединены с соответствующими входами элемента ИЛThe phase shift control unit 5 contains the first 14, second 5, third 16 and fourth 17 elements, the first inputs of which are connected to the corresponding inputs of the first group of inputs of the phase shift control unit 5, the first, second, third and fourth inputs of the second group of inputs of which are connected to the second inputs, respectively, of the second 15, third 16, fourth 17 and first 14 And elements, the outputs of which are connected to the corresponding inputs of the IL element
5five
00
00
5five
00
5five
00
5five
18, выход которого соединен с выходом блока 5 управлени фазовым сдвигом.18, the output of which is connected to the output of the phase shift control unit 5.
Перва 19 и втора 20 выходные шины соединены соответственно с выходом элемента ИЛИ 10 и с выходом блока 5 управлени фазовым сдвигом.The first 19 and second 20 output buses are connected respectively to the output of the element OR 10 and to the output of the phase shift control unit 5.
Программный блок 2 может быть выполнен в виде коммутируемых переключател ми управл емого делител (или умножител ) частоты с равномерной выходной импульсной последовательностью .Program block 2 can be implemented as switched switches of a controlled splitter (or multiplier) of a frequency with a uniform output pulse sequence.
Цифровой синтезатор частот работает следующим образом.Digital frequency synthesizer works as follows.
Лл простоты рассмотрени работы устройства на чертеже изображена фа- зосдвигающа цепочка 4, имеюща четыре отвода, что соответствует сдвигу фаз между соседними отводами 90 (дл общего случа число отводов цепочки может быть любым).For simplicity of consideration of the device operation, the drawing shows a phase-shifting chain 4 having four taps, which corresponds to a phase shift between adjacent taps 90 (for the general case, the number of taps of the chain can be any).
Из импульсной последовательности, поступающей с выхода генератора 1 через формирователь 3, цепочка 4 формирует четыре импульсные последовательности , сдвинутые относительно друг друга на 90 . В двух группах элементов Иб-9н 14- 17 производитс коммутаци этих последовательностей, и на элементах 10 и 18 Лормируютс выходные импульсные последовательно с ти,From the pulse sequence coming from the output of the generator 1 through the shaper 3, the chain 4 forms four pulse sequences that are shifted relative to each other by 90. In two groups of IB-9n 14-17 elements, the switching of these sequences is performed, and on elements 10 and 18
Направление коммутации определ ет работу устройства на увеличение или уменьшение частоты и задаетс кодом знака с второго выхода блока 2.The switching direction determines the operation of the device to increase or decrease the frequency and is set by the character code from the second output of block 2.
Синхронизаци переключена с одной импульсном последовательности цепочки 4 на другую в устройстве производитс с помощью импульсов дополнительной импульсной последовательности , формируемой блоком 5, которые осуществл ют запись в регистр 13 очередного состо ни дешифратора I1 в моменты, исключающие возможность пропуска одного импульса или по влени ложных импульсов на шине 19, так как коммутирующие (на шине 20) и коммутируемые на выходах цепочки 4 импульсные последовательности не могут совпасть во времени.The synchronization is switched from one pulse sequence of chain 4 to another in the device is performed using pulses of an additional pulse sequence generated by block 5, which write to the register 13 of the next state of the decoder I1 at times that exclude the possibility of one pulse or the appearance of spurious pulses on bus 19, since the switching (on bus 20) and switched at the outputs of the chain 4 pulse sequences can not coincide in time.
Скорость коммутации определ етс конкретными требовани ми отклонени выходных частот от частоты генератора 1 и задаетс блоком 2 с помощью управл ю1чей импульсной последователь- ногти, поступающей на тактовый входThe switching speed is determined by the specific requirements of the output frequency deviation from the frequency of the oscillator 1 and is set by block 2 using the control of the pulse sequence of the nail fed to the clock input
произвольные моментыarbitrary moments
счетчика 12 в времени.counter 12 in time.
Рассмотрим подробно работу синтезатора на увеличение выходной частоты .Let us consider in detail the operation of the synthesizer to increase the output frequency.
Счетчик 12 работает в этом случае на вычитание, и увеличение выходных частот происходит за счет уменьшени периода следовани импульсов выходных последовательностей в моменты коммутации. Управл ющие импульсы с регистра 13 на входы группы элементов И поступают таким образом, что переключение импульсных последовательностей происходит в группе элементов И 6 - 9 в очередности с первого , с четвертого, с третьего и с второго выходов цепочки 4, а в группе элементов И 14 - 17 в очередности, с второго, с первого, с четвертого и с третьего выходов цепочки 4, При этом на шинах 19 и 20 формируютс импульсные последовательности, сдвинутые относительно друг друга на 90 то тойThe counter 12 operates in this case for the subtraction, and the increase in the output frequencies occurs due to the decrease in the pulse period of the output sequences at the moments of switching. The control pulses from register 13 to the inputs of the group of elements I are received in such a way that switching of pulse sequences occurs in the group of elements AND 6-9 in order from the first, from the fourth, from the third and from the second outputs of the chain 4, and in the group of elements 14 - 17 in the sequence, from the second, from the first, from the fourth and from the third outputs of the chain 4; At the same time, on the tires 19 and 20, pulse sequences are formed, shifted relative to each other by 90
подтверждают информацию в регистре 13.confirm the information in the register 13.
При поступлении следующих импульсов с выхода блока 5 аналогично про- извод тс дальнейшие переключени импульсных последовательностей цепочки 4. Таким образом, импульсные по - следовательности на шинах 19 и 20Upon receipt of the following pulses from the output of block 5, similar switching is made to further switching of the pulse sequences of chain 4. Thus, the pulse sequences on tires 19 and 20
10 оказываютс сдвинутыми на 90 друг относительно друга, и так как в моменты переключени импульсных последовательностей цепочки 4 происходит уменьшение периода -следовани им15 пульсов на шинах 19 и 20, выходна частота увеличитс .10 are shifted by 90 relative to each other, and as at the moments of switching the pulse sequences of string 4, the duration of the pulse tracking on buses 19 and 20 decreases, the output frequency will increase.
Работа устройства на уменьшение выходной частоты прюисхоцит аналогично работе на увеличение, с той лишьThe operation of the device to reduce the output frequency of the prSychocyte is similar to the work of increasing, with only
2Q разницей, что коммутаци импульсных последовательностей цепочки 4 в двух группах элементов И осуществл етс в последовательности с первого, с втоf fn/.2Q by the difference that the switching of the pulse sequences of the chain 4 in the two groups of elements I is carried out in the sequence from the first, from second to fn /.
Вых о где fg - частота импульсов генерато . ра 1;Output where fg is the frequency of the generator pulses. pa 1;
fp - частота переключений отводов цепочки А.fp is the switching frequency of the taps of the chain A.
рого, с третьего и с четвертого выхо- и с час- 25 дов цепочки 4 в группе элементов Иfrom the third and from the fourth output and from the 25th phases of the chain 4 in the group of elements I
6 - 9 и с второго, с третьего, с четвертого и с первого выходов цепочки 4 в группе элементов И 14 - 17, что приводит к уменьшению выходной часто- 30 ть1 устройства.6 - 9 and from the second, from the third, from the fourth and from the first outputs of the chain 4 in the group of elements And 14 - 17, which leads to a decrease in the output frequency of 30 devices1.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864164531A SU1406782A1 (en) | 1986-12-29 | 1986-12-29 | Digital frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864164531A SU1406782A1 (en) | 1986-12-29 | 1986-12-29 | Digital frequency synthesizer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1406782A1 true SU1406782A1 (en) | 1988-06-30 |
Family
ID=21274084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864164531A SU1406782A1 (en) | 1986-12-29 | 1986-12-29 | Digital frequency synthesizer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1406782A1 (en) |
-
1986
- 1986-12-29 SU SU864164531A patent/SU1406782A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1007199, кл. Н 03 К 23/00,02.07.81. Авторское свидетельство СССР № 940312,кл. Н 03 К 23/00,29.12.80. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5261081A (en) | Sequence control apparatus for producing output signals in synchronous with a consistent delay from rising or falling edge of clock input signal | |
JPH06216730A (en) | Integrated circuit having adjustable clock signal, and method for generating desired phase of clock signal | |
KR910002118A (en) | High Resolution Sample Clock Generator with DEGLICHER | |
JPH0519892A (en) | Variable clock frequency dividing circuit | |
KR0133471B1 (en) | Semiconductor integrated circuit | |
US5122757A (en) | Digital frequency generator | |
SU1406782A1 (en) | Digital frequency synthesizer | |
JP3435414B2 (en) | Clock generation circuit for LCD driver | |
JP2737903B2 (en) | Clock switching method | |
SU1223218A1 (en) | Device for generating pulses | |
RU757U1 (en) | Digitally controlled phase shifter | |
SU892675A1 (en) | Clock pulse generator | |
SU911740A1 (en) | Frequency divider with n-1/2 countdown ratio | |
JP2841360B2 (en) | Timing generator | |
JPH0575206B2 (en) | ||
SU1497709A1 (en) | Linear-frequency-modulated-signal generator | |
SU963033A1 (en) | Shaft angular position-to-phase discrete increment converter | |
SU613504A1 (en) | Frequency divider with variable division factor | |
SU1550625A1 (en) | Harmonic signal code-to-frequency converter | |
SU1406748A1 (en) | Discrete phase-shifting device | |
JP2592522B2 (en) | PN code phase modulation circuit | |
SU1108482A2 (en) | Shaft turn angle encoder | |
JP2722919B2 (en) | Clock-to-clock delay generation circuit | |
SU1092719A1 (en) | Code-to-time converter | |
SU736355A1 (en) | Single-channel device for control of multi-phase power-diode converter |