SU957276A1 - Устройство дл контрол блоков оперативной пам ти - Google Patents
Устройство дл контрол блоков оперативной пам ти Download PDFInfo
- Publication number
- SU957276A1 SU957276A1 SU813234286A SU3234286A SU957276A1 SU 957276 A1 SU957276 A1 SU 957276A1 SU 813234286 A SU813234286 A SU 813234286A SU 3234286 A SU3234286 A SU 3234286A SU 957276 A1 SU957276 A1 SU 957276A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- output
- inputs
- outputs
- input
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ОПЕРАТИВНОЙ ПАМЯТИ
1
Изобретение относитс к запоминающим устройствам.
Известно устройство дл контрол блоков оперативной пам ти, в котором выполн етс двукратное обращение по каждому адресу в пределах всей емкости пам ти 1.
Недостатками этого устройства вл ютс низкое быстродействие и отсутствие контрол адресных трактов устройства.
Наиболее близко к предлагаемому устройство дл контрол блоков оперативной пам ти (ОЗУ), содержащее адресный и числовой регистры, накопитель, формирователи сигналов записи и считывани , местное устройство управлени , входные и выходные усилители, адресные и числовые шины, причем при контроле ОЗУ предлагаетс по чеечна запись-считывание информации и сравнение в ЦВМ считанного результата с тем, который записывалс 2.
Недостатком этого устройства вл етс невозможность проверки цепей адресного тракта ОЗУ и встроенных буферных ОЗУ, что снижает достоверность контрол .
Цель изобретени - повышение достоверности контрол блоков оперативной пам ти .
Поставленна цель достигаетс тем, что в устройство дл контрол блоков оперативной пам ти, содержащее адресный и числовой регистры, формирователи сигналов записи , входные и выходные усилители, блок местного управлени и формирователи сигналов считывани , выходы которых под10 ключены к одним из входов числового регистра , выходы которого соединены с одними из входов выходных усилителей и формирователей сигналов записи, другие входы которых подключены к одним из входов входных усилителей и первому выходу блока мест15 ного управлени , другие входы выходных усилителей соединены с вторым выходом блока местного управлени и одними из входов формирователей сигналов считывани , другие входы числового регистра подключены соответственно к выходам входных усилителей и к третьему выходу блока местного управлени , четвертый выход и первый вход которого соединены соответственно с входом и первым выходом адресного регистра , второй выход которого, выходы формирователей сигналов записи и другие входы формирователей сигналов считывани вл ютс соответственно адресным выходом, выходами записи и входами считывани устройства , информационными входами и выходами которого вл ютс соответственно другие входы входных усилителей и выходы выходных усилителей, первый выход, выходы с п того по восьмой и второй и третий входы блока местного управлени вл ютс управл ющими выходами и одними из управл ющих входов устройства, введены регистр команд, элементы неравнозначности и элементы И, выходы которых подключены к одним из входов числового регистра, а входы соединены соответственно с выходами элементов неравнозначности и с первым выходом регистра команд, второй выход которого подключен к первому входу элементов неравнозначности, второй вход которых соединен с третьим выходом адресного регистра , третий выход и одни из входов регистра команд подключены соответственно к четвертому входу блока местного управлени и к другим входам входных усилителей, другой вход регистра команд вл етс другим управл ющим входом устройства.
Блок местного управлени содержит регистр операции, схему сравнени и дополнительные элементы И, причем первые входы первого и второго дополнительных элементов И подключены соответственно к первому и второму выходам регистра операции, третий выход которого соединен с первым входом третьего дополнительного элемента И, а четвертый выход - с первыми входами четвертого и п того дополнительных элементов И, вторые входы которых подключены к первому входу схемы сравнени , выходы которой соединены соответственно с вторыми входами лервого, второго и третьего дополнительных элементов И, второй вход схемы сравнени , первый и второй входь регистра операции и первый вход схемы сравнени вл ютс соответственно входами с первого по четвертый блока, выходами которого с первого по восьмой вл ютс соответственно выходы четвертого и п того дополнительных элементов И, п тый выход регистра операции, выход третьего дополнительного элемента И, шестой выход регистра операции, выходы первого и второго дополнительных элементов И и седьмой выход регистра операции.
На фиг. 1 приведена функциональна схема предлагаемого устройства; на фиг. 2 - функциональна схема блока местного управлени .
Устройство содержит регистр 1 команд, элементы 2 неравнозначности, входные усилители 3, блок 4 местного управлени , формирователи 5 сигналов считывани , адресный регистр 6, числовой регистр 7, формирователи 8 сигналов записи, выходные усилители 9 и элементы И 10, контролируемый блок 11 оперативной пам ти (ОЗУ), информационные выходы 12 и входы 13 устройства , управл ющие входы 14 записи команд,
15 разрешени передачи числа и 16 записи числа , управл ющие выходы 17 сопровождени текущего числа, 18 сопровождени последнего числа при записи, 19 сопровождени последнего числа при считывании и 20 зан тости устройства.
Блок 4 местного управлени содержит первый 21, второй 22, третий, четвертый 24 и п тый 25 дополнительные элементы И, регистр 26 операции и схему 27 сравнени , выходы 28-31 и входы 32 и 33.
5 Разр дность цепей элементов 2 неравнозначности равна разр дности числовой части устройства, и в случае, если разр дность адресной части меньше числовой, каждый разр д адресного регистра 6 повтор етс в элементах 2 неравнозначности необходимое количество раз, т.е. в зависимости от соотношени разр дности адресной и числовой частей устройства.
Устройство может работать в рабочем и контрольных режимах.
В рабочем режиме пер-эд началом работы по входам 13 (фиг. 1) поступает адрескоманда (А-К) в сопровождении сигнала записи числа в регистр I по входу 14, в
результате чего она записываетс в регистр 1. Если в А-К присутствует признак «Рабо0 та, то запись информации в блок 11 пам ти производитс с внешнего устройства. Запись информации производитс при поступлении сигнала по входу 16, при этом блок 4 управлени обеспечивает формирование адреса на запись в первую чейку блока 11
пам ти и подключение информации с входов 13 через усилитель 3 на регистр 7. После записи информации в регистр 7 производитс его подключение через формирователь 8 к блоку 11 пам ти и запись этой информации в блок 11 по адресу, сформированному в регистре 6.
После записи первого числа в блок 11 пам ти блок 4 управлени снимает сигнал зан тости с выхода 20 и формирует следующий адрес путем увеличени содержимого регистра 6 на «1. С поступлением следующего слова по входам 13 в сопровождении сигнала записи числа по входу 16 блок 4 обеспечивает запись аторого слова в следующую чейку блока 11 пам ти и т.д., пока не будет записан (сформирован) массив определенной величины. Размер массива определ етс внещним устройством. Считывание информации-в устройстве производитс путем подачи сигнала разрешени передачи числа по входу 15 в блок 4, который
Claims (2)
- 5 по этому сигналу обеспечивает обнуление регистра 6 и, таким образом, считывание информации из первой чейки блока 11 пам ти через формирователь 5 на регистр 7 Затем через усилители 9 информаци с регистра 7 подаетс на выходы 12 и далее во внешнее устройство. Одновременно блок 4 выдает во внешнее устройство через выход 17 сигнал сопровождени текуш,его числа, свидетельствующий о наличии информации на выходах 12. После считывани первого числа внешнее устройство посылает по входу 15 в блок 4 сигнал разрешени передачи числа, по которому блок 4 обеспечивает считывание информации из второй чейки блока 11 пам ти и т.д., пока не будет передан во внешнее устройство весь массив информации из блока И, размер которого определ етс также внешним устройством. В контрольных режимах устройство работает следующим образом. В случае проверки операндных цепей в устройство записываютс и далее считываютс заранее известные эталонные массивы, при этом работа устройства аналогична функ ционированию в рабочем режиме. При проверке исправности адресных цепей в регистр 1 устройства по входам 13 посылаетс адрес-команда с признаком соответствующей проверки. При этом в блок IF пам ти производитс запись информации , вырабатываемой в элементах 2 неравнозначности , выдаваемой в пр мом или обратном коде в зависимости от информации, наход щейс в регистре 1. В первом случае блок 4 формирует в регистре 6 адрес дл записи информации в первую чейку блока 11 пам ти. Содержание регистра 6 поступает на элементы 2 неравнозначности , которые при наличии признака пр мого кода пропускают код из регистра 6 без каких-либо его преобразований . Блок 4 управлени обеспечивает подключение выхода элементов 2 неравнозначности через элементы И 10 на вход регистра 7 и далее через формирователи 8 в блок 11 пам ти, в результате чего код адреса оказываетс записанным в блок И. Следующий адрес блок 4 формирует путем добавлени «1 в регистр б, и содержимое регистра б через элементы 2 неравнозначности записываетс в следующую чейку блока 11 пам ти и т.д., пока, не будет сформирован массив заданной величины, котора определ етс кодом адреса-команды, хранимым в регистре 1. По окончании формировани массива из блока 4 во внешнее, устройство передаетс сигнал сопровождени последнего числа записи по выходу 18, что затем инициирует режим считывани информации по тем же цеп м, что и в рабочем режиме. J В случае, если в регистре 1 есть признак формировани числа в обратном коде, элементы 2 формируют код дл записи в блок 11 пам ти, обратный содержимому регистра б, и блок 4 обеспечивает его запись по тем же цеп м, что и при записи числа в пр мом коде, в блок 11 пам ти. Блок 4 управлени формирует в рабочем и контрольных режимах управл ющие сигналы следующим образом. При записи информации с внешнего усттройства с поступлением сигнала записи числа по входу 16 регистр 26 формирует на выходе 20 сигнал зан тости устройства, который блокирует управл ющие входы 14, 15 и 16, из внешнего устройства, а также формирует сигналы записи и разрешени записи на выходах 28 и 30, соответственно обеспечивающих запись ч исловой информации в блок 11 пам ти. Регистр 26 совместно со схемой 27 сравнени формируют сигнал добавлени «1 в адресный регистр б на выходе 29, тем самым формиру следующий адрес на запись информации и т.д., пока в схеме 27 сравнени код, поступивший из регистра, определ ющий величину массива, и код, поступающий из регистра 6, не совпадут, что говорит о записи последнего слова массива, и.в этом случае блок 4 формирует сигнал сопровождени последнего числа записи на выходе 18. При считывании ифнормации с внешнего устройства в регистр 26 поступает сигнал разрешени передачи по входу 15, по которому блок 4 формирует сигнал считывани на выходе 31, который обеспечивает считывание информации из блока 11 пам ти, во внешнее устройство в сопровождении сигнала текущего числа на выходе 17. Последнее информационное слово, считанное из блока 11 пам ти, поступает во внешнее устройство с сигналом сопровождени последнего числа считывани по выходу 19. Таким образом, введенный режим записи и Считывани кодов адресов по последовательным чейкам пам ти, позвол ет осушествить глубокую проверку работоспособности адресных цепей устройства. Причем запись двух значений кодов адреса - пр мого и инверсного, позвол ет с равной веро тностью обнаружить неисправности типа обрыв и к.з. по всему объему используемых адресов, что повышает достоверность контрол . Технико-экономическое преимущество предлагаемого устройства заключаетс в более высокой достоверности контрол блоков оперативной пам ти по сравнению с прототипом . Формула изобретени 1. Устройство дл контрол блоков оперативной пам ти, содержащее адресный и числовой регистры, формирователи сигналов записи, входные и выходные усилители, блок местного управлени и формирователи сигналов считывани , выходы которых подключены к одним из входов числового регистра, выходы которого соединены с одними из входов выходных усилителей и формирователей сигналов записи, другие входы которых подключены к одним из входов входных усилителей и первому выходу блока местного управлени , другие входы выходных усилителей соединены с вторым выходом блока местного управлени и одними из входов формирователей сигналов считывани , другие входы числового регистра подключены соответственно к выходам входных усилителей и к третьему выходу блока местного управлени , четвертый выход и первый вход которого соединены соответственно с входом и первым выходом адресного регистра, второй выход которого, выходы формирователей сигналов записи и другие входы формирователей сигналов считывани вл ютс соответственно адресным выходом, выходами записи и входами считывани устройства, информационными входами и выходами которого вл ютс соответственно другие входы входных усилителей и выходы выходных усилителей , первый выход, выходы с п того по восьмой и второй и третий входы блока местного управлени вл ютс управл юндими выходами и одними из управл ющих входов устройства, отличающеес тем, что, с целью повышени достоверности контрол , устройство содержит регистр команд, элементы неравнозначности и элементы И, выходы которых подключены к одним из входов числового регистра, а входы соединены соответственно с выходами элементов неравнозначности и с первым выходом регистра команд, второй выход которого подключен к первому входу элементов неравнозначности, второй вход которых соединен с третьим выходом адресного регистра, третий выход и одни из входов регистра команд подключены соответственно к четвертому входу блока местного управлени и к другим входамвходных усилителей, другой вход регистра команд вл етс другим управл ющим входом устройства.
- 2. Устройство по п. 1, отличающеес тем, что блок местного управлени содержит регистр операции, схему сравнени и дополнительные элементы И, причем первые входы первого и второго дополнительных элементов И подключены соответственно к первому и второму выходам регистра операции , третий выход которого соединен с первым входом третьего дополнительного элемента И, а четвертый выход - с первыми входами четвертого и п того дополнительных элементов И, вторые входы которых подключены к первому входу схемы сравнени , выходы которой соединены соответственно с вторыми входами первого, второго и третьего дополнительных элементов И, второй вход схемы сравнени , первый и второй входы регистра операции и первый вход схемы сравнени вл ютс соответственно входами с первого по четвертый блока, выходами которого с первого по восьмой вл ютс соответственно выходы четвертого и п того дополнительных элементов И, п тый выход регистра операции, выход третьего дополнительного элемента И, щестой выход регистра операции, выход первого и второго дополнительных элементов И и седьмой выход регистра операции.Источники информации, прин тые во внимание при экспертизе1.Журавлев Ю. П., Акиньшина Ю. С. Системное проектирование пам ти ЦВМ, М «Советское радио, 1976, с. 267, 275.2.Журавлев Ю. П., Котелюк Л. А., Циклинский Н. И. Надежность и контро ЭВМ. М., «Советское радио, 1978, с. 199- 206 (прототип). / 7 /6Г7Г8792--И26х2Ь 29JOЛФиг. г
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813234286A SU957276A1 (ru) | 1981-01-12 | 1981-01-12 | Устройство дл контрол блоков оперативной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813234286A SU957276A1 (ru) | 1981-01-12 | 1981-01-12 | Устройство дл контрол блоков оперативной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU957276A1 true SU957276A1 (ru) | 1982-09-07 |
Family
ID=20938068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813234286A SU957276A1 (ru) | 1981-01-12 | 1981-01-12 | Устройство дл контрол блоков оперативной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU957276A1 (ru) |
-
1981
- 1981-01-12 SU SU813234286A patent/SU957276A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4916700A (en) | Semiconductor storage device | |
KR940002864A (ko) | 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치 | |
EP0517240A2 (en) | Random access memory device and method of controlling same in pipe line page mode | |
KR970067365A (ko) | 반도체 기억장치 | |
US5367495A (en) | Random access memory having control circuit for maintaining activation of sense amplifier even after non-selection of word line | |
EP0361743B1 (en) | Serial input/output semiconductor memory | |
JP3917218B2 (ja) | 半導体メモリ装置とそのカラムデコーダ回路 | |
SU957276A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
GB1429702A (en) | Associative memory | |
US6587391B2 (en) | Semiconductor memory device for controlling memory banks | |
US5488580A (en) | Semiconductor integrated circuit for outputting data with a high reliability | |
EP0083230B1 (en) | Method for controlling read-out or write in of semiconductor memory device and apparatus for the same | |
ES433887A1 (es) | Un dispositivo de rastreo para un sistema de proceso de da- tos. | |
US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
JPH0935483A (ja) | 内部複写機能付きの半導体メモリ装置 | |
US5586129A (en) | Parity bit memory simulator | |
SU849302A1 (ru) | Буферное запоминающее устройство | |
SU765878A1 (ru) | Долговременное запоминающее устройство | |
SU643973A1 (ru) | Устройство дл управлени накопителем на запоминающих элементах с неразрушающим считыванием информации | |
EP0630025A2 (en) | Semiconductor memory device | |
SU455345A1 (ru) | Устройство дл обмена информацией между внешними устройствами и основной пам тью электронной вычислительной машины | |
JPS619871A (ja) | 磁気ストライプデータの読取装置 | |
SU1108505A1 (ru) | Полупосто нное запоминающее устройство | |
SU1295451A1 (ru) | Буферное запоминающее устройство | |
SU1180908A1 (ru) | Устройство дл обмена данными между оперативной пам тью и внешним устройством |