SU1108505A1 - Полупосто нное запоминающее устройство - Google Patents

Abstract

ПОЛУПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее основной и дополнительные накопители, соединенные с формировател ми адресных токов и формировател ми разр дных токов, одни из входов которых соединены с одними из выходов регистра числа, основные усилители считывани , первые входы которых под1шючены к выходам основного накопител , а выходы - к первому входу регистра числа, дополнительные усилители считывани , входы которых соединены с выходами дополнительных накопителей, причем другой выход регистра числа и другие входы формирователей разр дных токов, входы формирователей адресных токов, вторые входы регистра числа и основных усилителей считывани   вл ютс  соответственно одним из выходов и одними из входов устройства, о т л и ч а ющ е е с   тем, что, с целыО повьшени  надежности устройства, в него введены фop в poвaтeли сигналов элементы ИЛИ, триггер, элемент И, элемент НЕ и два ограничител  уровн  сигналов, вкод одного из которых подключен к выходу первого дополнительного усилител  считывани , а выход - к входу первого формировател  сигналов, выход которого соединен с одним из входов первого элемента ИЛИ, другой вход которого соединен с выходом второго формировател  сигналов, вход которого соединен с выходом другого ограничител  уровн  сигналов, вход которого через элемент НЕ подключен к выходу второго дополнительного усилител  считывани , выход первого элемента ИЛИ подключен к входу третьего формировател  сигналов и первому входу второго элемента ИЛИ, выход которого соединен с первым входом триггеО Оо ра, выход которого подключен к первому входу элемента И, выход кото01 рого соединен с третьим входом реО гистра числа, причем выход третьего сд формировател  сигналов и вторые входы второго элемента ИЛИ, триггера и элеН мента И  вл ютс  соответственно другими выходом и входами устройства

Description

f Изобретение относитс  к вычислительной технике, в частности к запо минагацим устройствам. Известно полупс,сто нное запоминакнцее устройство, содержащее накопитель , соединённый с адресными и разр дными формировател ми токов и с входами усилителей считывани , ис точники эталонных сигналов, подключенные к линейным усилител м, кодо вую шину, соединенную с входами формирователей адресных и разр дных токов, с входом и выходом числового регистра, подключенного к формирова тел м разр дных токов и к выходам усилителей считывани  П. Недостаток этого устройства закл чаетс  в том, что в нем отсутствуют блоки и элементы, позвол ющие повысить информационную надежность устройства за счет организации автоматического определени  степени разру шени  информации в запоминающих эле ментах, например построенных на ос нове трансфлюксоров, ферритовых пластин, биаксов и т.д. Наиболее близким техническим решением к изобретению  вл етс  устро ство, содержащее накопитель, подклю ченный к формировател м токов и к усилител м считывани , соединенным числовым регистром, и включающий в себ  источники эталонных сигналов, кодовую шину, соединенную с числов регистром, с усилител ми считывани  и с формировател ми адресньк и разр дных токов t23. Однако в этом устройстве не предусмотрено автоматическое определение степени разрушени  информации, что снижает информационную надежность устройства из-за изменени  ус ловий считывани . Цель изобретени  - повышение надежности устройства за счет обеспечени  возможности контрол  степени разрушени  записанной в устройстве информации. Поставленна  цель достигаетс  тем, что в полупосто нное запоминаю щее устройство, содержащее основной и дополнительные накопители, соединенные с формировател ми адресных токов и формировател ми разр дных: токов, одни из входов которых соединены с одними из выходов регистра числа, основные усилители считывани , первые входы которых подклю05 чены к выходам ОСНОЕНОГО накопител , а выходы - к первому входу регистра числа, дополнительные усилители считывани , входы которых, соединены с выходами дополнительных накопителей, причем другой выход регистра числа и другие входы формирователей разр дных токов, входы формирователей адресных токов, вторые входы регистра числа и основных усилителей считывани   вл ютс  соответственно одним из выходов и одними из входов устройства, введены формирователи сигналов, элементы ИЛИ, триггер, элемент И, элемент НЕ и два ограничител  уровн  сигналов, вход одного из которых: подключен к выходу первого дополнительного усилител  считывани , а выход - к входу первого формировател  сигналов, выход которого соединен с одним из входов первого элемента ИЛИ, другой вход которого соединен с выходом второго формировател  сигналов, вход которого соединен с вькодом другого ограничител  уровн  сигналов, вход которого через элемент НЕ подключен к выходу второго дополнительного усилител  считывани , выход первого элемента ИЛИ подключен к входу третьего формировател  сигналов, и первому входу второго элемента ИЛИ, выход которого соединен с первым входом триггера, выход которого подключен к первому входу элемента И, выход которого соединен с третьим входом регистра числа, причем выход третьего формировател  сигналов и вторые входы второго элемента ИЛИ, триггера и элемента И  вл ютс  соответственно другими выходом и входами устройства . На чертеже изображена структурна  схема полупосто нного запоминающего устройства. Устройство содержит основной накопитель 1, дополнительные накопиели 2, формирователи адресных 3 разр дных 4 токов, основные усилиели 5 считывани , регистр 6 числа, меющий выход 7, элемент И 8, тригер 9, первый 10 и второй 11 элемены ИЛИ, ограничители 12 уровн  сигалов , дополнительные усилители 13 читывани , представл ющие линейные силители, элемент НЕ 14, первый 15, торой 16 и третий 17 формирователи игналов.

3

Устройство работает следующим образом .

При считывании срабатывает один из формирователей 3 адресных токов и сигнал чтени  из накопител  1 поступает на первый вход соответствующего усилител  5-считьтани , на второй вход которого подаетс  импульс строба. Одновременно поступает управл ющий сигнал на триггер 9, за счет которого на один из входов элемента И 8 подаетс  разрешающий потенциал на передачу считанного числа в регистр 6, так как на другом его входе при считывании присутствует разрешающий потенциал. Однако запись считанного числа регистр 6 может осуществл ть при условии допустимой степени разрушени  информации по данному адресу из-за многократного считывани  или из-за других причин. Дл  этого в запоминающий элемент одного из накопителей 2 при записи записываетс  эталонна  , а в другой - эталонный О. При считывании эталонна  1 и эталонный О поступают на усилители 13. Затем усиленна  эталонна  1 поступает на один из ограничителей 12, а усиленный эталонный О подаетс  сначала на элемент НЕ 14, а затем - на другой ограничитель 12. Если эталонный сигнал 1 и эталонный сигнал О превзошли допустимую степень разрушени , то с выходов фор -мировател  15 и формировател  16 на первый элемент ИЛИ 10 подаетс  один или два управл ющих сигнала. Затем сигнал управлени  подаетс  на вход третьего формировател  17 и на один из входов второго элемента ИЛИ 11. С выхода третьего формиро054

вател  17 подаетс  сигнал на выход устройства, который фиксирует недостоверность информации. Одновременно за счет сигнала с выхода второго элемента ИЛИ 11 перебрасываетс  триггер 9 в противоположное состо ние, которое снимает разрешающий потенциал с элемента И 8, за счет этого запись, информации с усилителей 5 считьшани 

в регистр 6 запрещаетс . Если же информаци  разрущена в допустимых пределах или вообще не разрушена, то код считанного числа подаетс  в регистр 6, а затем - на выход устройства .

Запись информации в устройстве происходит обычным образом, т.е. на первый вход регистра 6 поступает код числа. Одновременно подаетс  разрешение на срабатывание фор|йирователей 4 разр дных токов и одного из адресных формирователей 3 (в соответствие с адресом записи). В это же врем  на второй вход второго

элемента ИЛИ 11 поступает сигнал, который устанавливает триггер 9 в то положение, при котором элемент И 8 закрыт, а регистр 6 отключаетс  от усилителей 5 считывани , что

повьш1ает помехозащищенность устройства . В режиме записи происходит не только запись кода числа в накопитель 1, но и запись в запоминаклций элемент одного из накопителей 2 1, а в другой - О.

Технико-экономическое преимущество предлагаемого устройства заключаетс  в том, что обеспечиваютс  более вьюокие характеристики надежности за счет определени  достоверности считанной информации.

Claims (1)

1. ПОЛУПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее основной и дополнительные накопители, соединенные с формирователями адресных токов и формирователями разрядных’ токов, одни из входов которых соединены с одними из выходов регистра числа, основные усилители считывания, первые входы которых подключены к выходам основного накопителя, а выходы - к первому входу регистра числа, дополнительные усилители считывания, входы которых соединены с выходами дополнительных накопителей, причем другой выход регистра числа и другие входы формирователей разрядных токов, входы формирователей адресных токов, вторые входы регистра числа и основных усилителей считывания являются соот ветственно одним из выходов и одними из входов устройства, отличающ е е с я тем, что, с целый повышения надежности устройства, в него введены формирователи сигналов* элементы ИЛИ, триггер, элемент И, элемент НЕ и два ограничителя уровня сигналов, вход одного из которых подключен к выходу первого дополнительного усилителя считывания, а выход - к входу первого формирователя сигналов, выход которого соединен с одним из входов первого элемента ИЛИ, другой вход которого соединен с выходом второго формирователя сигналов, вход которого соединен с выходом другого ограничителя уровня сигналов, вход которого через элемент НЕ подключен к выходу второго дополнительного усилителя считывания, выход первого элемента ИЛИ подключен к входу третьего формирователя сигналов и первому входу второго элемента ИЛИ, выход которого соединен с первым входом триггера, выход которого подключен к первому входу элемента И, выход которого соединен с третьим входом регистра числа, причем выход третьего формирователя сигналов и вторые входы второго элемента ИЛИ, триггера и элет мента И являются соответственно другими выходом и входами устройства.

   S е

   X У1 >

   ι ί