KR200164670Y1 - 고집적 센스 앰프 회로 - Google Patents

고집적 센스 앰프 회로 Download PDF

Info

Publication number
KR200164670Y1
KR200164670Y1 KR2019930030885U KR930030885U KR200164670Y1 KR 200164670 Y1 KR200164670 Y1 KR 200164670Y1 KR 2019930030885 U KR2019930030885 U KR 2019930030885U KR 930030885 U KR930030885 U KR 930030885U KR 200164670 Y1 KR200164670 Y1 KR 200164670Y1
Authority
KR
South Korea
Prior art keywords
sense amplifier
line
circuit
write
common connection
Prior art date
Application number
KR2019930030885U
Other languages
English (en)
Other versions
KR950020968U (ko
Inventor
윤양근
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019930030885U priority Critical patent/KR200164670Y1/ko
Publication of KR950020968U publication Critical patent/KR950020968U/ko
Application granted granted Critical
Publication of KR200164670Y1 publication Critical patent/KR200164670Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Dram (AREA)

Abstract

본 고안은 고집적 센스 앰프 회로에 관한 것으로, 종래에는 각 Y-계 회로마다 리드 회로 및 라이트 회로가 하나씩 접속함으로 설계 측면에서 면적의 증가를 유발하는 문제점이 있었다. 이러한 점을 감안하여 본 고안은 프리 차지단과 리드 회로 및 라이트 회로를 메모리 션트부에 집적시킴으로써 설계 면적을 감소시키고 분할 제어에 의해 응답 속도를 향상시키도록 구성한 것으로, 본 고안은 리드/라이트 회로 및 프리 차지 회로를 메모리 션트부에 배치시켜서 면적 증가를 제거함과 아울러 고집적에 의해 메모리의 성능을 향상시킬 수 있다.

Description

고집적 센스 앰프 회로
제1도는 종래 센스 앰프 회로도.
제2도는 본 고안 고집적 센스 앰프 회로도.
* 도면의 주요부분에 대한 부호의 설명
11, 15, 19 : 프리 차지부 12, 16 : 센스 앰프
13 : 리드부 14 : 라이트부
17 : 라이트 버퍼 18 : 컬럼 선택부
본 고안은 센스 앰프에 관한 것으로 특히, 고집적 설계에 적당하도록 하여 분할 제어함으로써 응답 속도를 개선한 고집적 센스 앰프 회로에 관한 것이다.
제1도는 종래 센스 앰프 회로도로서 이에 도시된 바와 같이, 라이트 인에이블 신호(WE) 구동시 입력 신호를 완충시키는 라이트 버퍼(7)와, 이 라이트 버퍼(7)의 출력을 상기 라이트 인에이블 신호(WE)에 따라 읽어 컬럼 선택 신호(CS)가 지정한 비트선(BL)()에 전송하는 라이트부(4)와, 비트선(BL)()을 프리 차지시키는 프리 차지부(1)와, X번지 선택에 의해 워드 선(WL)이 구동되면 저장 정보를 비트선(BL)()에 전송하는 메모리 셀(8)과, 비트선(BL)()의 정보를 일정 레벨 증폭하는 1차 센스 앰프(2)와, 컬럼 선택 신호(CS)에 의해 상기 1차 센스 앰프(2)의 출력을 읽어 데이타 선(DL)()에 전송하는 리드부(3)와, 데이타 선(DL)()을 프리 차지시키는 프리 차지부(5)와, 상기 데이타 선(DL)()의 정보를 일정 레벨 증폭하여 출력 버퍼에 전송하는 2차 센스 앰프(6)로 구성된 것으로, 이와같은 종래 회로의 동작과정을 설명하면 다음과 같다.
먼저, 리드 동작시 프리 차지부(1)에 의해 비트선(BL)()이 프리 차지가 된 후 X번지 선택에 의해 워드선이 구동되어 비트선(BL)()에 메모리 셀(8)에 저장된 정보가 전송되고, Y번지 선택으로 컬럼 선택 신호(CS)에 의해 선택된 워드선 데이타중 해당 데이타를 선택한다.
이때, 비트선(BL)()의 신호를 1차 센스 앰프(2)가 일정 레벨 증폭하면 컬럼 선택 신호(CS)에 의해 리드부(3)가 해당 비트선(BL)()의 증폭 신호를 읽어 데이타 선(DL)()에 전송하게 된다.
여기서, Y번지 선택시 번지 변경에 따라 발생된 번지 변경 발생 펄스(ATD)에 의해 번지 선택에 앞서 프리차지부(5)가 데이타 선(DL)()을 프리 차지한다.
이에 따라, 데이타 선(DL)()의 신호는 2차 증폭 앰프(6)를 통해 일정 레벨 증폭한 후 출력 버퍼에 전송된다.
또한, 라이트 동작시 프리 차지부(1)에 의해 비트선(BL)()이 프리 차지된 후 X-번지 선택에 의해 워드선이 구동되어 비트선(BL)()에 메모리 셀(8)에 저장된 정보가 전송되고, Y-계 번지 선택으로 컬럼 선택 신호(CS)에 의해 선택된 워드선 데이타중 해당 데이타를 선택한다.
이때, 라이트 인에이블 신호(WE)에 의해 라이트 가능 상태가 되면 라이트 버퍼(7)가 데이타를 비트선(BL)()에 완충 증폭하여 전송하고 1차 센스 앰프(2)는 상기 비트선(BL)()의 신호를 일정 레벨 증폭하게 되며, 컬럼 선택 신호(CS)에 의해 리드부(3)가 해당 비트선(BL)()의 증폭 신호를 읽어 데이타 선(DL)()에 전송하게 된다.
여기서, Y번지 선택시 번지 변경에 따라 발생된 번지 변경 발생 펄스(ATD)에 의해 번지 선택에 앞서 프리차지부(5)가 데이타 선(DL)()을 프리 차지한다.
이에 따라, 데이타 선(DL)()의 신호는 2차 센스 앰프(6)를 통해 일정 레벨 증폭된 후 출력 버퍼에 전송된다.
그리고, 데이타 선(DL)()에 전송된 정보는 라이트부(4)에 의해 비트선(BL)()에 오버 라이팅된다.
그러나, 이러한 종래 회로는 각 Y-계 회로마다 리드 회로 및 라이트 회로가 하나씩 접속함으로 설계 측면에서 면적의 증가를 유발하는 문제점이 있었다.
본 고안은 이러한 종래 회로의 문제점을 개선하기 위하여 프리차지단과 리드 회로 및 라이트 회로를 메모리 션트부에 집적시킴으로써 설계 면적을 감소시키고 분할 제어에 의해 응답 속도를 향상시키는 고집적 센스 앰프 회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안 고집적 센스 앰프 회로도로서 이에 도시한 바와 같이, 라이트 인에이블 신호(WE) 구동시 입력 신호를 완충시키는 라이트 버퍼(17)와, 이 라이트 버퍼(17)의 출력을 상기 라이트 인에이블 신호(WE)에 따라 읽어 공통 연결선에 전송하는 라이트부(14)와, 비트선(BL)()을 프리 차지시키는 프리 차지부(11)와, X번지 선택에 의해 워드 선(WL)이 구동되면 비트선(BL)()에 전송된 메모리 셀의 정보를 일정 레벨 증폭하는 1차 센스 앰프(12)와, 컬럼 선택 신호(CS)에 의해 상기 1차 센스 앰프(12)의 출력을 읽어 공통 연결선에 전송하는 컬럼 선택부(18)와, 이 컬럼 선택부(18)에 의해 전송된 공통 연결선의 정보를 읽어 데이타 선(DL)()에 전송하는 리드부(13)와, 상기 공통 연결선을 프리 차지시키는 프리 차지부(19)와, 데이타 선(DL)()을 프리 차지시키는 프리 차지부(15)와, 상기 데이타 선(DL)()의 정보를 일정 레벨 증폭하여 출력 버퍼에 전송하는 2차 센스 앰프(16)로 구성한다.
상기 리드부(13)와 라이트부(14)는 워드 션트부에 배치하며, 상기 리드부(13), 라이트부(14)의 공통 연결선의 용량 증가를 방지하기 위하여 한 블럭내에 메모리의 구성을 제한하게 된다.
이와같이 구성한 본 고안의 동작 및 작용 효과를 상세히 설명하면 다음과 같다.
먼저, 리드 동작시 프리 차지부(1)에 의해 비트선(BL)()이 프리차지가 된 후 X번지 선택에 의해 워드선이 구동되어 비트선(BL)()에 메모리 셀에 저장된 정보가 전송되고, Y번지 선택으로 컬럼 선택 구동 회로에 의해 워드선 데이타중 해당 데이타를 선택한다.
이때, Y-번지 선택시 번지 변경에 의해 발생된 번지 변경 발생 펄스(ATD)로 번지 변경에 앞서 프리 차지부(15)가 데이타 선(DL)()을 프리 차지한다.
이에 따라, 비트선(BL)()의 신호를 1차 센스 앰프(12)가 일정 레벨 증폭하면 컬럼 선택 회로(18)에 의해 비트선(BL)()의 증폭 신호가 공통 연결 선에 전송되고 이 공통 연결 선의 신호를 리드부(13)가 읽어 데이타 선(DL)()에 전송하게 되며, 상기 데이타 선(DL)()의 신호는 2차 센스 앰프(16)에서 일정 레벨 증폭된 후 출력 버퍼에 전송되어진다.
여기서, 공통 연결 선은 프리 차지부(19)에 의해 프리 차지된다.
또한, 라이트 동작시 프리 차지부(11)에 의해 비트선(BL)()이 프리 차지된 후 X-번지 선택에 의해 워드선이 구동되어 비트선(BL)()에 메모리 셀에 저장된 정보가 전송되고, Y-계 번지 선택으로 컬럼 선택 구동 회로에 의해 선택된 워드선 데이타중 해당 데이타를 선택한다.
이때, 라이트 인에이블 신호(WE)에 의해 라이트 가능 상태가 되면 라이트 버퍼(17)가 데이타를 완충 증폭하여 출력하면 라이트부(14)가 공통 연결선에 전송하고 이 공통 연결선의 데이타를 리드부(13)가 읽어 데이타 선(DL)()에 전송하게 된다.
여기서, Y번지 선택시 번지 변경에 따라 발생된 번지 변경 발생 펄스(ATD)에 의해 번지 선택에 앞서 프리차지부(15)가 데이타 선택(DL)()을 프리 차지한다.
이에 따라, 데이타 선(DL)()의 신호는 2차 센스 앰프(16)를 통해 일정 레벨 증폭된 후 출력 버퍼에 전송되고, 데이타 선(DL)()에 전송된 정보는 라이트부(4)를 통해 컬럼 선택부(18)에 의해 비트선(BL)()에 전송되어 오버라이팅된다.
상기에서 상세히 설명한 바와 같이 본 고안은 리드/라이트 회로 및 프리 차지 회로를 메모리 션트부에 배치시켜서 면적 증가를 제거함과 아울러 고집적에 의해 메모리의 성능을 향상시키는 효과가 있다.

Claims (1)

  1. 라이트 인에이블 신호(WE)구동시 입력 신호를 완충시키는 라이트 버퍼(17)와, 이 라이트 버퍼(17)의 출력을 상기 라이트 인에이블 신호(WE)에 따라 읽어 공통 연결선에 전송하는 라이트부(14)와, 비트선(BL)()을 프리 차지시키는 프리 차지부(11)와, X번지 선택에 의해 워드 선(WL)이 구동되면 비트선(BL)()에 전송된 메모리 셀의 정보를 일정 레벨 증폭하는 1차 센스 앰프(12)와, 컬럼 선택 신호(CS)에 의해 상기 1차 센스 앰프(12)의 출력을 읽어 공통 연결선에 전송하는 컬럼 선택부(18)와, 이 컬럼 선택부(18)에 의해 전송된 공통 연결선의 정보를 읽어 데이타 선(DL)()에 전송하는 리드부(13)와, 상기 공통 연결선을 프리 차지시키는 프리 차지부(19)와, 데이타 선(DL)()을 프리 차지시키는 프리 차지부(15)와, 상기 데이타 선(DL)()의 정보를 일정 레벨 증폭하여 출력 버퍼에 전송하는 2차 센스 앰프(16)로 구성한 것을 특징으로 하는 고집적 센스 앰프 회로.
KR2019930030885U 1993-12-30 1993-12-30 고집적 센스 앰프 회로 KR200164670Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930030885U KR200164670Y1 (ko) 1993-12-30 1993-12-30 고집적 센스 앰프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930030885U KR200164670Y1 (ko) 1993-12-30 1993-12-30 고집적 센스 앰프 회로

Publications (2)

Publication Number Publication Date
KR950020968U KR950020968U (ko) 1995-07-26
KR200164670Y1 true KR200164670Y1 (ko) 2000-01-15

Family

ID=19373866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930030885U KR200164670Y1 (ko) 1993-12-30 1993-12-30 고집적 센스 앰프 회로

Country Status (1)

Country Link
KR (1) KR200164670Y1 (ko)

Also Published As

Publication number Publication date
KR950020968U (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
US6392957B1 (en) Fast read/write cycle memory device having a self-timed read/write control circuit
EP0449207B1 (en) Dynamic type semiconductor memory device
JP2001052479A (ja) メモリ装置
KR0167687B1 (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
US4799196A (en) Semiconductor memory device comprising different type memory cells
EP0449204B1 (en) Dynamic type semiconductor memory device
US7161847B2 (en) Data input/output (I/O) apparatus for use in memory device
EP0458351A2 (en) Semiconductor memory circuit
EP0430614A2 (en) A dynamic type semiconductor memory
JP2562856B2 (ja) 副入出力線を有するデータ伝送回路
EP1619690B1 (en) Semiconductor memory device
US5732026A (en) Semiconductor memory device including main/sub-bit line arrangement
KR200164670Y1 (ko) 고집적 센스 앰프 회로
US6512718B2 (en) Circuit for controlling wordline in SRAM
GB2375864A (en) Semiconductor memory with address and control latches shared by adjacent banks
US5295094A (en) Memory circuit
US5065365A (en) Semiconductor memory device carrying out reading and writing operations in order in one operating cycle and operating method therefor
US5594681A (en) Dynamic random access memory wherein timing of completion of data reading is advanced
US5926426A (en) Semiconductor memory device with single-cycle internal read/write function
US5018106A (en) Static random access memory with modulated loads
US5644543A (en) Semiconductor memory apparatus having sense amplifiers connected to both ends of a pair of bit lines
US6021062A (en) Semiconductor memory device capable of reducing a load imposed upon a sense amplifier to shorten a sensing time
US6002616A (en) Reference voltage generating circuit of sense amplifier using residual data line
KR940006074Y1 (ko) 데이타 버스억제를 이용한 여분의 컬럼 선택회로
US6445633B2 (en) Read amplifier circuit for high-speed reading and semiconductor memory device employing the read amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070914

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee