SU903888A1 - Устройство дл локализации неисправностей - Google Patents

Description

I

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  и локализации неиспра:вностей в цифровых схемах.

Известно устройство дл  обнаружени  и локализации неисправностей в микропроцессорных системах при помощи шестнадцатиричных ключевых кодов (сигнатур), содержащее генератор стимулирующих воздействий (тестов), выходы которого соединены с входами провер емой схемы, логический анализатор реакций, содержащий регистр сдвига с обратными св з ми, формируюощй сигнатуры, блок управлени , индикатор. Ногический сигнатурный анализатор снабжен входыми клеммами Старт, Стоп, Синхронизаци , Данные. Устройство позвол ет определ ть значени  ключевых кодов реакций схемы в любой выбранной точке с целью сравнеВИЯ их с эталонными значени ми СП,Однако устройство не позвол ет локализовать неисправности в цифровых схемах, содержащих цепи обратной св зи без разрыва этих цепей при помощи аппаратных переключателей или разъемов.

Известно также устройство, содержащее сигнатурный генератор, дисплей , элемент И, триггер управлеto ни , причем информационный вход устройства соединен с информационным входом сигнатурного генератора, выход которого соединен с входом диспле , синхровход сигнатурного

ts генератора соединен с выходом элемента И, первый вход которого  вл етс  синхровходом устройства, второй вход элемента И соединен с выходом триггера управлени , пер30 вый установочный вход которого  вл етс  первым управл ющим входом устройства, второй управл ющий вход которого соединен с вторым установочным входом триггера управлени  2 . Недостатком этого устройства  в- л етс  отсутствие блока задани  чис ла синхроимпульсов, подаваемых на его синхровход, следовательно, труд ность локализации неисправностей в логических узлах, содержащих цепи с обратными св з ми. Цель изобретени  - повьшение достоверности контрол , т.е. обеспечение возможности локализации неисправностей до уровн  элементов в цифровых схемах, как без обратных св зей, так и с обратными св з ми без разрыва этих св зей при помощи переключателей, разъемов или путем закрывани  соответствующих вентилей по программе без значительных аппаратурных затрат., Поставленна  цель достигаетс  тем, что в устройство дл  локализации неисправностей, содержащее генератор синхроимпульсов, генератор тестов, коммутатор, триггер управлени , элемент И, логический анализатор реакций, причем логический а1гализатор реакций содержит два эле мента задержки, одновибратор, элемент НЕ, переключатель, регистр сдвига, регистр пам ти, дешифратор, узел индикации, входы которого соединены соответственно с выходами де шифратора, входы которого соединены соответственно с выходами регистра пам ти, информационные входы,входы которого соединены с выходами регистра сдвига, установочный вход кото рого соединен с входом одновибратора и  вл етс  установочным входом логического анализатора реакций, ин формационный вход которого соединен с информационным входом регистра сдвига, синхровход которого соедине с выходом переключател , первый вхо которого соединен с выходом элемен :,та НЕ, вход которого соединен с вто рым входом переключател  и  вл етс  синхровходом логического анализатор реакций, управл ющий вход которого соединен с входом первого элемента задержки, выход которого соединен с синхровходом регистра пам ти и с входом второго элемента задержки, выход которого соединен с входом одновибратора, информационный вход логического анализатора реакций сое динен с выходом коммутатора, вход которого соединен с контактом провер емого узла, группа входов которого соединена соответственно с группой выходов генератора тестов, установочный вход которого соединен с установочным выходом логического анализатора реакций, с первым установочным входом триггера управлени , пр мой выход которого соединен с управл ющим входом логического анализатора реакций, синуровход которого соединен с выходом элемента И, первый вход которого соединен с инверсным выходом триггера, синхровход генератора тестов соединен с синхровходом провер емого узла, с выходом генератора синхроимпульсов, введен блок управлени  глубиной анализа, синхровход которого соединен с выходом генератора синхроимпульсов, выход блока управлени  глубиной анализа соединен с вторым установочным входом триггера управлени . Кроме того, блок управлени  глубиной анализа содержит пеоеключатель глубины анализа, узел пам ти, узел сравнени  кодов, счетчик, синхровход которого  вл етс  входом блока , выход которого соединен с выходом узла сравнени  кодов, с управл ющим входом счетчика, группа выходов которого соединена соответственно с первой группой входов узла сравнени  кодов, втора  группа входов которого соединена соответственно с группой выходов узла пам ти, вход которого соединен с выходом переключател  глубины анализа . Введение в устройство указанного блока позвол ет устанавливать нужную глубину анализа дл  фиксации момента (такта цикла проверки) возникновени  ошибки или сбо  в работе цифровой схемы и предотвращени  прохождени  этой ошибки по цеп м обратной св зи. На фиг, I изображена функциональна  схема устройстваi на фиг, 2 часть провер емой схемы дл  по снени  работы устройства; на фиг, Заэпюры напр жений в соответствующих точках схемы, изображенной на фиг,2 при исправной ее работе} на фиг, 36эпюры напр жений в соответствующих точках схемы при неисправной работе триггера Т2 на фиг, Зв - глубина анализа, при которой эпюры напр жений и соответственно сигнатурь в выбранных точках неисправностей

схемы совпадают с эпюрами напр жений и сигнатурами в соответствующих точках исправной схемы; на фиг. 4 пример реализации регистра с обратными св з ми логического анализатора .

Устройство дл  локализации неисправностей (фиг. О содержит генератор тестов, провер емую схему 2, коммутатор 3, логиче.ский анализатор 4 реакций, включающий в себ  регистр 5 сдвига с обратными св з ми, регистр 6 пам ти, дешифратор 7 сигнатуры, узел 8 индикации, узел 9 выбора активного фронта импульсов синхронизации, содержавший элемент НЕ IО и переключатель 11, кроме того, логический анализатор С9держит элемент 12 задержки, второй элемент 13задержки, одновибратор 14, информационный вход 15 логического анализатора 4 реакций, управл юидий вход 16 логического анализатора 4 реакций, синхровход 17 логического анализатора 4 реак-ций , выход 18 логического анализатора 4 реакций.

Кроме тогоJустройство (фиг. l) содержит генератор 19 синхроимпульсов , блок 20 управлени  глубиной анализа, триггер 21 управлени , .элемент И 22, переключатель 23 установки глубины анализа, узел 24 пам ти , узел 25 сравнени  кодов, счетчик 26.

Устройств1О работает следующим образом о

Перед началом проверки оператор с помощью переключател  23 установк глубины анализа вводит в узел 24 пам ти двоичное число, соответствующее числу тактов в цикле проверки. Разр дность данного двоичного числа опЬ едел етс  максимальным числом тактов в полном цикле проверки.

Переключателем 11 схемы 9 выбора активного фронта импульсов синхрнизации выбирают активный фронт импульсов синхронизации, по которому производитс  запись и обработка Двоичной информации, поступающей с выхода коммутатора 3 в регис гр 5 с обратными св з ми. С помощью коммутатора 3 оператор подключает одну из контролируемых точек провер емой схемы 2 к информационному входу 15 логического анализатора 4.

В начале цикла проверки все элементы пам ти устройства устанавли-.

ваютс  в исходное состо ние. При этом триггер 21 управлени  находит . с  в таком состо нии, при котором

на инверсном выходе устанавливаетс  уровень логической 1, а на пр мом выходе уровень логического О, и через открытый элемент И импульсы синхронизации с выхода генератора 19 импульсов синхронизации поступают

O на синхровход 17 логического акализатора 4. Одновременно ийпульсы синхронизации с выхода генератора 19 поступают на синхровход генератора 1 тестов, синхровход провер емой схе-

5 мы 2 и синхровход счетчика 26. С выходов генератора 1 тестов на информационные входы провер емой схемы 2 поступают периодические стимулирующие воздействи , необходимые дл 

0 форсированного переключени  логических состо ний провер емой схемы 2. Двоична  информационна  последовательность импульсов в выбранной контролируемой точке провер емой схемы 2 (реакци  контролируемой точки) через коммутатор 3 поступает на вход регистра 5 сдвига с обратными Св з ми и под действием импульсов синхронизации с вькода узла 9 выбора

активного фронта импульса синхронизации обрабатьша-етс  по известному закону в данном регистре 5.

Claims (2)

1. Процесс обработки реакции контролируемой схемы продолжаетс  до тех пор, пока установленный в блоке 24 пам ти двоичный код при помощи переключател  23 устройства глубины анализа не совпадет с двоичным кодом на выходах счетчика 26. В этот момент на выходе схемы 25 сравнени  кодов формируетс  импульс, который проходит на управл ющий вход счетчика 26, устанавлива  его в исходное положение. Одновременно импульс с выхода схемы 25 сравнени  кодов проходит на второй установочный вход триггера управлени  и переводит его в состо ние, при котором элемент И 22 закрьшаетс , а на пр мом выходе триггера 2I управлени  .формируетс  перепад напр жени , поступаюищй на вход первого элемента 12 задержки, с выхода которого перепад напр жени  поступает на управл ющий вход регистра 6 пам ти. При этом остаток двоичной последовательности , наход цщйс  в регистре 5 сдвига с обратными св з ми переписываетс  в регистр 6 пам ти. С 7У выходов регистра 6 пам ти остаток двоичной последовательности поступает на входы дешифратора 7, где преобразуетс  в ключевой код реакции контролируемой точки (сигнатуру точки). С выходов дешифратора 7 сиг натура контролируемой точки поступает на входы индикатора 8. Таким образом, результат анализа двоичной последовательности выводитс  на цифровой индикатор 8 в виде числа: , однозначно определ ющего сигнатуру выбранной точки при данной глу бине анализа С выхода первого элемента 12 задержки перепад напр жени  поступает также на вход второго элементу 13 задержки, а с выхода второго эле мента 13 задержки на вход одновибратора 14, служащего дл  формировани  сигнала сброса в начале цикла проверки и после окончани  очередного цикла проверки. При этом все элементы пам ти устройства привод т с  в исходное состо ние, за исключением регистра пам ти, в котором записан остаток информационной двои ной последовательности. В этот момент логический анализатор 4 (сигнатурный ) готов к приему новых данных , а на индикаторе 8 индицируетс  сигнатура предыдущей контролируемой точки провер емой схемы 2. Правильные сигнатуры контролируемых точек определ ютс  просто, например путем контрол  точек схемы заведомо работоспособной (эталонной) Результаты такого контрол  могут быть зафиксированы на бумаге. При несовпадении сигнатуры прове р емой точки узла с эталонной оператор производит контроль точек, ра положенных ближе к входам, двига сь по узлу с|1рава налево. При этом он должен обнаружить элемент узла, у -которого на входе сигнатуры соответствуют эталонным, а на выходе не Этот элемент  вл етс  неисправным. В случае проверки узлов, содержа щих цепи обратной св зи, устройство позвол ет так .подобрать глубину анализа (момент окончани  анализа) что ошибка, возникша  в узле, не ус йевает пройти по цеп м обратной св зи и исказить сигнатуры всех кон троЛируемьрс точек, св занных с-этими цеп ми. Рассмотрим пример. На фиг. 2 изображена часть цифровой схемы, содержаща  цепь обратной, св зи, котора  состоит из триггеров Т1-Т4-27-30 и элемента И-НЕ 31. Предположим, что в приведенной схеме триггер 12 не управл етс , а ert инверсный выход посто нно находитс  в состо нии логической 1. Сравнива  эпюры напр жений в соответствующих точках исправной и неисправной схемы, на фиг. 3 можно заметить , что различие в эпюрах допускаетс  скорее всего на выходе неисправного триггера. Таким образом, если плавно увеличить глубину анализа, провер   сигнатуры элементов, назначенных обратной св зью, можно обнаружить элемент, на выходе которого раньше других сигнатура не будет соответствовать эталонной. Этот элемент и будет неисправным элементом, который  вл етс  источником ошибки. Необходимо отметить, что между видом двоичной последовательности, поступающей на вход регистра 5 сдвига с обратными св з ми, и сигнатурой, котора  формируетс  в индикаторе, существует однозначеное соответствие. Если в указанной последовательности изменитс  хот .бы один бит информации , изменитс  и ее сигнатура, поэтому в примере глубина анализа, при которой сигнатуры в соответствующих точках схемы соответствуют эталонным , определ етс  по соответствию эпюр напр жений в этих точках дл  исправного и неисправного элемента. Таким образом, предлагаемое устройство локализует неисправности в провер емых цифровых узлах, содержащих цепи обратной св зи, до уровн  элементов, позвол   уменьшить общее врем  поиска неисправностей в схемах без значительных аппаратурных затрат. Формула изобретени  1. Устр9йство дл  локализации неисправностей , содержащее генератор синхроимпульсов, генератор тестов, коммутатор, триггер управлени , элемент И, логический анализатор реакций , причем логический анализатор реакций содержит два элемента задержки , одновибратор, элемент НЕ, переключатель, регистр сдвига, ре9 . гистр пам ти, дешифратор, узел индикации , входы которого соединены соответственно с выходами дешифратора , входы которого соединены соответственно с выходами регистра пам ти, информа1щонные входы которого соединены с выходами регистра сдвига, установочный вход которого соединен с входом одновибратора и  вл етс  установочным входом логического анализатора реакций, информационный вход которого соединен с информационным входом регистра сдвига, синхровход которого соединен с выходом переключател , первый вход которого соединен с выходо элемента НК, вход которого соединен с вторым входом переключател  и  вл е .тс  синхровходом логического ана лизатора реакций, управл ющий вход которого соединен с входом первого элемента задержки, выход которого соединен с синхровходом регистра .пам ти, и с входом второго элемента задержки, выход которого соединен с входом одновибратора, информацион ный вход логического анализатора ре акций соединен с выходом коммутатора , вход которого соединен с контактом провер емого узла, группа входов которого соединена соответственно с группой выходов генератор тестов, установочный вход которого соединен с установочным выходом логического анализатора реакций, с пе вым установочным входом триггера управлени , пр мой выход которого соединен с управл ющим входом логического анализатора реакций, синх ровход которого соединен с выходом элемента И, первый вход которого соединен с инверсньш выходом триггера , синхровход генератора тестов соединен с синхровходом провер емого узла, с выходом генератора синхроимпульсов , отличающеес  тем, что, с целью повышени  достоверности контрол , в него введен блок управлени  глубиной анализа , синхровход которого соединен с выходом генератора синхроимпульсов , выход блока управлени  глубиной анализа соединен с вторым установочным входом триггера управлени . 2. Устройство по п. 1, отличающеес  тем, что блок управлени  глубиной анализа содержит переключатель глубины анализа, узел пам ти, узел сравнени  кодов, счетчик , синхровход которого  вл етс  входом блока, выход которого соединен с выходом узла сравнени  кодов, с управл ющим входом счетчика, группа выходов которого соединена соответственно с первой группой йходов узла сравнени  кодов, втора  группа входов которого соединена соответственно с группой выходов узла пам ти, вход которого соединен с выходом переключател  глубины анализа. Источники информации, прин тые во внимание при экспертизе 1. Электроника, 1977, № 5, с. 24.
2. 2.Патент США 3976861, кл. G 06 F 11/00, опублик. 1976 (прототип).

   фуг./

   77

   &.

   61rj

   dxoff dSot/vffot/

   UH(f)OffMff Vt/

   w

   нг