SU881735A1 - Number sorting device - Google Patents
Number sorting device Download PDFInfo
- Publication number
- SU881735A1 SU881735A1 SU792809829A SU2809829A SU881735A1 SU 881735 A1 SU881735 A1 SU 881735A1 SU 792809829 A SU792809829 A SU 792809829A SU 2809829 A SU2809829 A SU 2809829A SU 881735 A1 SU881735 A1 SU 881735A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- output
- exclusive
- elements
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) УСТЮЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ(54) APPENDIX FOR SORTING NUMBERS
Изобретение относитс к автоматике и вычислительной технике и может быть использовано нри реализации технических средств цифровых контрольно-измерительных приборов, устройств автоматического управлени , средств отображени информации и ЦВМ.The invention relates to automation and computing and can be used in the implementation of technical means of digital instrumentation, automatic control devices, information display devices and digital computers.
Известно устройство дл сравнени двоичных чисел с допусками, содержащее двоичные счетчики , элементы И, ИЛ11, блоки сравнени , блок пам ти 11.A device for comparing binary numbers with tolerances is known, which contains binary counters, AND, IL11 elements, comparison blocks, memory block 11.
Однако дл данного устройства характерно большое врем выполнени операции и от«утствие возможности обработки циклических кодов.However, this device is characterized by a large operation time and from the loss of the possibility of processing cyclic codes.
Наиболее близким к предложенному вл етс устройство дл сравнени двоичных чисел с допусками, которое содержит двоичный счетчик, управл ющий вход которого через инвертор подключен к нпше управлени , соединенной с одним из входов первого и второго элементов И и через формирователь импульсов со входом установки в нулевое состо ние триггеров и двоичного счетчика, выходы двоичного счетчика подключены ко входам блокаThe closest to the proposed is a device for comparing binary numbers with tolerances, which contains a binary counter, the control input of which through an inverter is connected to a control unit connected to one of the inputs of the first and second elements And, and through a pulse shaper with an installation input to zero state trigger trigger and binary counter, binary counter outputs are connected to the block inputs
сравнени , другие входы которого соединены с выходами блока пам ти, управл ющие входы которого под1слючены ко входам третьего и четвертого элементов И соответственно о и выходам первого триггера, вход установки этого триггера соещшен с выходом третьего элемента И, другой вход триггера подключен к входу блока сравнени и другому входу четвертого элемента И, выход которого соединен со входом установки в единичное состо 10 ние второго триггера, инверсный выход которого подключен к одному из входов п того элемента И, другой вход элемента И соединен с.пр мым выходом первого триггера, а пр мой выход второго триггера подключен к дру15 гому входу второго элемента И 2.comparison, the other inputs of which are connected to the outputs of the memory block, the control inputs of which are connected to the inputs of the third and fourth elements AND respectively and the outputs of the first trigger, the installation input of this trigger is connected to the output of the third element AND, the other input of the trigger is connected to the input of the comparison unit and another input of the fourth element And, the output of which is connected to the installation input in unit state 10 of the second trigger, the inverse output of which is connected to one of the inputs of the fifth element And, the other input of the element And connected to the direct output of the first trigger, and the direct output of the second trigger is connected to the other input of the second element I 2.
Недостатком этого устройства вл етс большое врем вьшолнени операции стробированн и отсутствие возможности обработки циклических кодов.A disadvantage of this device is the large execution time of the gated operation and the inability to process cyclic codes.
2020
Цель изобретени - повышение быстродействи и расширение функциональных возможностей за счет обеспечени сортировки циклических кодов.The purpose of the invention is to increase speed and expand functionality by providing sorting of cyclic codes.
Поставленна цель достигаетс тем, что в устройство дл сортировки чисел, содержащее схему сравнени , элементы НЕ, ИЛИ-НЕ, И, .Исключающее ИЛИ, блок пам ти, выходы которого соединены с входами первой группы схемы сравнени , выход которой подключен к первому входу элемента И, введены блок вычитани и коммутатор, причем информационные входы устройства соединены со входами первой группы блока вычитани , входы задани уставок устройства подключены ко входам второй группы блока вычитани , выход каждого i -го разр да которого, где i - 1,. 1,3. 0 - количество разр дов сортируемых чисел, соединен с первым входом i -го элемента Исключающее ИЛИ, выход i -то разр да блока блока вычитани подключен к первому информационному входу коммутатора, выход переноса блока вычитани через элемент НЕ соединен со вторым информационным входом коммутатора, выход которого подключен ко вторым входам элементов Исключающе ИЛИ, выходы элементов Исключающее ИЛИ с первого по п-ый соединены со входами второй группы схемы сравнени , выходы элементов Исключающее ИЛИ с (п+1)-го по 2 -и подключены ко входам элемента ИЛИ-НЕ, выход которого соединен со вторым входом элемента И, вход выбора режима устройства подключен ко входу управлени коммутатора.The goal is achieved by the fact that the device for sorting numbers, containing a comparison circuit, elements NOT, OR NOT, AND, .Exclusive OR, a memory block whose outputs are connected to the inputs of the first group of the comparison circuit, the output of which is connected to the first input of the element And, a subtraction unit and a switch are entered, the information inputs of the device are connected to the inputs of the first group of the subtraction unit, the inputs for setting the device settings are connected to the inputs of the second group of the subtractor, the output of each i -th bit is, where i is 1 ,. 1.3. 0 - the number of bits of the sorted numbers is connected to the first input of the i -th element of the Exclusive OR, the output of the i-bit of the block of the subtraction unit is connected to the first information input of the switch, the transfer output of the subtraction unit is NOT connected to the second information input of the switch, the output which is connected to the second inputs of the Exclusively OR elements, the outputs of the Exclusive OR elements from the first to the fifth are connected to the inputs of the second group of the comparison circuit, the outputs of the Exclusive OR elements from (n + 1) to the 2nd are connected to the inputs of the ementa NOR whose output is connected to the second input of AND, device mode selection input connected to the input switch control.
На чертеже представлена блок-схема устройства .The drawing shows the block diagram of the device.
Устройство содержит блок 1 пам ти,блок 2 вычитани , элемент НЕ 3, коммутатор 4, элементы Исключающее ИЛИ 5, 5Q, ..., 5g , элемент ИЛИ-НЕ 6, схему 7 сравнени , элемент И 8, входные шины 9 и 10, управл ющий вход 11.The device contains a memory block 1, a subtraction block 2, a NOT 3 element, a switch 4, Exclusive OR 5, 5Q, ..., 5g elements, an OR-NOT 6 element, a comparison circuit 7, an AND 8 element, input buses 9 and 10 control input 11.
Устройство работает следующим образом.The device works as follows.
На входную щину 9 блока 2 вычитагош подаетс цифрова информаци в пр мом коде о центре строба, а на входную шину 10 входные данные в инверсном коде. На выходах блока 2 вычитани по вл етс код разности кодов центра стробов и входной стробируемой информации.Digital input in the forward code about the center of the strobe is fed to the input bar 9 of block 2, and input data in the inverse code is fed to the input bus 10. At the outputs of block 2, the code of the difference between the strobe center codes and the input gated information appears.
При обработке линейных кодов на управл ющий вход 11 коммутатора 4 подаетс сигнал логической единицы.When processing the linear codes, the control input 11 of the switch 4 is given a logical unit signal.
При этом на вторые входы элементов Исключающее ИЛИ 5 проходит информаци со второго информационного входа коммутатора 4, т.е. сигналы переноса старшего разр да, прощедише через элемент НЕ 3 с ( +1)-го выхода блока 2 вычитани , а на первые входы элементов Исключающее ИЛИ 5 С 1, 2, ..., t -го выходов блока вычитани 2 поступает код разности кодов центра стробов и входной стробируемой информа1До1.At the same time, the second inputs of the Exclusive OR 5 elements pass information from the second information input of the switch 4, i.e. high-order carry signals, through the HE 3 element from the (+1) -th output of block 2 subtraction, and to the first inputs of the Exclusive OR 5 C 1, 2, ..., t-th output of the subtraction block 2, the difference code is received gate center codes and input gated information1Do1.
При обработке циклических кодов на управл ющий вход 11 коммутатора 4 подаетс сигнал логического нул , тогда на вторые входы элементов Исключающее ИЛИ 5 черезWhen processing cyclic codes, the control input 11 of the switch 4 is given a logical zero signal, then the second inputs of the Exclusive OR 5 elements through
коммутатор 4 с f -го выхода блока 2 вычитани поступает сигнал старшего разр да кода разности кодов центра строба и входной стробируемой информации. Таким образом, на выходах элементов Исключающее ИЛИ 5the switch 4 from the f-th output of block 2 subtraction receives a higher-order signal of the code of the difference between the strobe center codes and the gated information. Thus, at the outputs of the elements Exclusive OR 5
образуетс код модул разности кодов центра строба и входной стробируемой информации.the modulus code of the strobe center codes and input gated information is generated.
Сигналы младщих 1, 2, ... п разр дов кода модул разности кодов центра строба и входной стробируемой информации с выходовSignals of the lower 1, 2, ... n bits of the code of the module of the difference between the strobe center codes and the input gated information from the outputs
5 элементов Исключающее ИЛИ 5., Зл, ..., 5 поступают на вторые входы схемы 7 сравнени , на первые входы которой подаетс п-разр дный код размера строба с блока 1 пам ти, а сигналы остальных (старших) разр дов кода5 elements Exclusive OR 5., Zl, ..., 5 are fed to the second inputs of the comparison circuit 7, the first inputs of which are supplied with the strobe size n-bit code from memory block 1, and the signals of the remaining (senior) code bits
0 модул разности кодов центра строба и входной стробируемой информации с выходов элементов Исключающее ИЛИ 5, S, .... 5g, поступают на входы элемента ИЛИ-НЕ 6. Если код младших разр дов кода модул 0 modulus of the difference between the strobe center codes and input gated information from the outputs of the Exclusive OR 5, S, .... 5g elements are sent to the inputs of the OR-NOT element 6. If the code of the lower bits of the module code
5 разности кодов центра строба .и входной стробируемой информации меньше или равен п -разр дному коду размера строба, то на выходе схемы 7 сравнени по вл етс сигнал логической единицы, который поступает на5 the difference between the strobe center codes and the input gated information is less than or equal to the n-bit code of the strobe size, then a logic unit signal appears at the output of the comparison circuit 7, which is fed to
Q один из входов элемента И 8, при этом на выходе элемента И 8 он присутствует только в том случае, если ни на одном из выходов элементов Исключающее ИЛИ 5 нет сигнала логической единицы, в противном случае на выходе элемента ИЛИ-НЕ 6 по вл етс сигнал логического нул , который запрещает прохождение сигнала логической единицы с выхода схемы 7 сравнени на выход устройства. Таким образом, сигнал логической единицы по вл етс на выходе элемента И 8, вл ющегос выходом устройства, только в том случае, если код модул разности кодов центра строба и входной стробируемой информации меньше или равен коду размера строба, т.е. в устройстве осуществл етс математическоеQ is one of the inputs of the AND 8 element, while the output of the AND 8 element is present only if none of the outputs of the Exclusive OR 5 elements have a signal of a logical unit, otherwise the output of the OR-NOT 6 element appears a logical zero signal, which prohibits the passage of a logical unit signal from the output of the comparison circuit 7 to the output of the device. Thus, the signal of the logical unit appears at the output of AND 8, which is the output of the device, only if the code of the difference module between the strobe center codes and the input gated information is less than or equal to the gate size code, i.e. the device is mathematically implemented
стробирование. gating.
Применение изобретени позвол ет уменьшить врем вьшолнени операции, а также с помощью одного устройства обрабатывать как линейные, так и циклические коды.The application of the invention allows to reduce the execution time of the operation, as well as using a single device to process both linear and cyclic codes.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792809829A SU881735A1 (en) | 1979-07-18 | 1979-07-18 | Number sorting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792809829A SU881735A1 (en) | 1979-07-18 | 1979-07-18 | Number sorting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU881735A1 true SU881735A1 (en) | 1981-11-15 |
Family
ID=20846381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU792809829A SU881735A1 (en) | 1979-07-18 | 1979-07-18 | Number sorting device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU881735A1 (en) |
-
1979
- 1979-07-18 SU SU792809829A patent/SU881735A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4383304A (en) | Programmable bit shift circuit | |
| US3932734A (en) | Binary parallel adder employing high speed gating circuitry | |
| US4618849A (en) | Gray code counter | |
| US5129066A (en) | Bit mask generator circuit using multiple logic units for generating a bit mask sequence | |
| US3949365A (en) | Information input device | |
| US3414720A (en) | Pulse rate multiplier | |
| SU881735A1 (en) | Number sorting device | |
| US4477918A (en) | Multiple synchronous counters with ripple read | |
| SU864279A1 (en) | Number comparator | |
| SU842789A1 (en) | Microprocessor section | |
| SU894714A1 (en) | Microprocessor module | |
| SU1238098A1 (en) | Polyfunctional module | |
| SU454548A1 (en) | Node for sorting information | |
| SU625203A1 (en) | Parallel binary- to-numeric-pulse code converter | |
| RU2020744C1 (en) | Universal modulo-m parallel counter-decoder of bits in n-bit binary code | |
| SU634276A1 (en) | Storing adder | |
| GB1230021A (en) | ||
| SU1403059A1 (en) | Number array sorting device | |
| SU961151A1 (en) | Non-binary synchronous counter | |
| SU871341A2 (en) | Calculating device | |
| SU978143A1 (en) | Device for number comparison | |
| SU993260A1 (en) | Logic control device | |
| SU517165A1 (en) | Pulse counter with controllable conversion factor | |
| SU468237A1 (en) | Number Comparison Device | |
| SU839060A1 (en) | Redundancy logic device |