вепно, управл ющие входы 17 и 18 и шину сброса 19. Устройство работает следующим образом . На шину 14 поступает последовательность чисел, модуль которых представлен число-икисульсным кодом, а знак плюс или минус - наличием ешпшчиого потенциала на шине 15 или 16 соответственно. Знак П1сла присутствует в течение Бсей операции сравнени чисел. Каждое ii3 поступающих в реверсивный счетчик чи- .сел сравниваетс с числом, записанным в регистре 5, При: поступлении на вход ревер , смвпого счетчика положительного числа на ьходе управлени 3 присутствует высокий потенциал ч счетчик вкточен в режим сложени . При этом в счетчике образуетс двоичный пр мой код модул числа, а положительный знак кодаруетс нулем в допол- нительном разр де счетчика. При поступлении на вход счетчика отрицательного числа высокий потенциал присутствует на входе управлени 4 и счетчик включен в режим вычитани . При этом в счетчике образуетс двоичный обратный код модул числа, а знак ко ифуетс единицей в дополнительном разр д счетчика. Знак Щ1сла и выходы разр дов счетчика ( часпо А) подаютс на сравнивающий блок 6,на вторые входы которого подаютс . знак и выхода разр дов числа регистра 5 ( число В), После . того как число А запишетс в счетчик 1, а число В в регистр 5 по команде, котора поступает на вход 17, сравнивающий блок производит поразр дное сравнение чисел А и В, нашна со старшего разр да, которому соответствуют знаки сравниваемых чисел. Во врем дестви ко- манды на входе 1.7 сигналы на шины 14-1 не поступают. Блок 6 имеет три выхода. При единичный потенциал по вл етс на выходе 7,при - па выходе 9, при па выходе 11. На остальных выходах в этом врем сохран етс нулевой потенциал. Когда на входе 17 команда сравнени отсутствует, а выходах 7, 9 и 11 сохран етс нулевой потенциал. Низкий уровень с выхода 11 да разрешение па работу формировател 12, который включаетс по команде сигналом на входе 18.Команда на включение формировател 12 поступает на вход 18 через Н который промежуток времени после подачи команды на вход 17, величина которо го должна быть достаточной дл выполнени операции сравнени . В каждом пнкле сравнени форммровател1 12 может выдатг максимальное число им- пул1:,сов, равное tl , минимальное число импульсов, Б зависимости от времени прихода высокого уровн с выхода равно 11 блока 6. Эти импульсы поступают на вход 2 реверсивного счетчика через схему ИЛИ 13. Схемы ИЛИ 8, 10 и 13 необходимы дл образовани двух параллельных входов на каждой шине реверсивного счетчика. Рассмотрим работу устройства дл случа А В и М-2. Очередной цикл сравнени начинаетс с aaiiHcn ну;ш в реверсивньй счетчик подачей импульса сброса на шину 19. Затем в счетчик загоюываетс модуль и знак, числа А. После подачи команды на вход 17 происходит сравне1ше чисел и так как А В, то на выходе 7 по вл етс высокий потенциал, который через схему ИЛИ 8 воздействует на вход 4 и включает счетчик в режим вычитани . На выходе 11 сохра1шетс низкий потенциал, который дает разрешепие на работу формировател 12. После подачи команды на вход 18 формирователь начинает выдавать импульсы на вход 2 счетчика 1 через схему ИЛИ 13. После прихода первого импульса в счетчи ке будет записано число А-1. Ecjra окажетс , что , то .на выходе 11 блока 6 по витс высокий потенциал, которьЕи: блокирует формирователь 12, и па вход счетчика импульсы не поступают. Устройство сравнени выдает знак равно, сигнализи- рующий о том, что число А отличаетс от числа В на величину не более величины допуска fl . Если А-1 В, TCJ по-прежнему на выходе 7 высокий потешщал, на вы ходах 11 и 9 - низкий. С фopмиpoвaтeJЮ, 12 на вход реверсивного счетчика поступает второй импульс, после чего в счетчике будет записано шсло А-2. Далее цикл сравнени повтор етс . Работа устройства дл случа aiia логична . Предмет изобретени Усгройство Д1Ш сравнени чисел, содер« жащее сравнивающий блок, входы которогч) соединены с выходами реверсивного счетчика и peracTtpa, и схемы ИЛИ, о т л ичающеее тем, что, с целью рас ширени функдиоыалылк воэможйостей, вPilot, control inputs 17 and 18 and the reset bus 19. The device operates as follows. Bus 14 receives a sequence of numbers, the modulus of which is represented by a number-acid code, and a plus or minus sign is received by the presence of effective potential on bus 15 or 16, respectively. The sign P1sla is present during the Bsei operation of comparing numbers. Each ii3 incoming number to the reversible counter is compared with the number recorded in register 5. When: the reverser arrives at the input, the positive number of the positive number in control 3, there is a high potential and the counter is added to addition mode. In this case, the binary direct code of the module of the number is formed in the counter, and the positive sign is encoded with a zero in the additional digit of the counter. When a negative potential number is input to the input, a high potential is present at control input 4 and the counter is in subtraction mode. In this case, a binary inverse code of the modulus of the number is formed in the counter, and the sign is confined to one in the additional digit of the counter. Sign S1sla and the outputs of the bits of the counter (Chaspo A) are fed to a comparison unit 6, the second inputs of which are fed. sign and exit bits of the number of register 5 (number B), After. when number A is written to counter 1, and number B to register 5, by a command that enters input 17, the comparing unit performs a bitwise comparison of the numbers A and B, ours with the highest order, to which the signs of the compared numbers correspond. During the action of the command at input 1.7, signals on buses 14-1 are not received. Block 6 has three outputs. When a single potential appears at output 7, at output pa 9, at output pa 11. At the remaining outputs, at this time, the potential remains zero. When the comparison command is absent at the input 17, and the outputs 7, 9, and 11 remain at zero potential. Low level from output 11 and resolution on the operation of shaper 12, which is activated by a signal at input 18. The command to turn on shaper 12 is fed to input 18 through H which is the time after the command is sent to input 17, the value of which should be sufficient to comparison operations. In each comparison cell, format1 12 can extract the maximum number of pulses1: owl equal to tl, the minimum number of pulses, B depending on the arrival time of a high level from the output is 11 block 6. These pulses arrive at input 2 of the reversible counter through the OR 13 circuit OR circuits 8, 10, and 13 are needed to form two parallel inputs on each bus of a reversible counter. Consider the operation of the device for the case AB and M-2. The next comparison cycle starts with aaiiHcn well; w in the reversible counter by applying a pulse to the bus 19. Then the module and the sign, A numbers are entered into the counter. After the command to input 17 is compared to the numbers and since A B, then at output 7 to is a high potential, which through the scheme OR 8 acts on the input 4 and switches the meter into subtraction mode. The output 11 maintains a low potential, which permits operation of the former 12. After the command is sent to the input 18, the former begins to give pulses to the input 2 of counter 1 through the circuit OR 13. After the first pulse arrives, the number A-1 will be recorded in the counter. Ecjra will turn out that, then, at the output 11 of block 6, a high potential is produced on the Vits, which: blocks the driver 12, and the pulses do not come on the counter input. The comparator issues an equal sign indicating that the number A is different from the number B by an amount not exceeding the tolerance value fl. If A-1 B, TCJ is still high at exit 7, on moves 11 and 9, low. From the formatting machine 12, a second impulse arrives at the input of the reversible counter, after which the counter A-2 will be recorded in the counter. Further, the comparison cycle is repeated. The operation of the device for the case of aiia is logical. The subject of the invention is the D1SH comparison of numbers, containing a comparing unit, the inputs of which are connected to the outputs of the reversible counter and peracTtpa, and the OR circuit, which is intended to expand the functionality of the link
чего введен формирователь пол допуска, вход которого соединен с выходом равно сравнивающего блока, а выход через одну из схем ИЛИ - со входом реверсивногоwhat the shaper field tolerance is entered, the input of which is connected to the output is equal to the comparison block, and the output through one of the OR circuits - to the reverse input
.счетчика, входы управлени которого через другие схемы ИЛИ соединены соответст венно с выходами больше и меньше сравнивающего блока.The counter, the control inputs of which through other OR circuits are connected respectively to the outputs of the larger and smaller comparison block.