RU2020744C1

RU2020744C1 - Universal modulo-m parallel counter-decoder of bits in n-bit binary code

Info

Publication number: RU2020744C1
Authority: RU
Inventors: В.В. Храмов; Г.И. Васильев; Е.И. Зинченко; А.В. Храмов
Original assignee: Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority date: 1991-07-01
Filing date: 1991-07-01
Publication date: 1994-09-30

Abstract

FIELD: automatic control and computer engineering. SUBSTANCE: device has bit adjustment unit 1, switch 3, two code converters 6,8, two registers 10,13, multiplexor 14. EFFECT: improved design. 1 dwg

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах телеметрического контроля, специализированных вычислительных системах, реализующих произвольный модуль счета, а также системах обработки изображений, в том числе и с непрямоугольными - треугольными, гексагональными и другими растрами. The invention relates to automation and computer technology and can be used in telemetry control systems, specialized computing systems that implement an arbitrary calculation module, as well as image processing systems, including those with non-rectangular - triangular, hexagonal and other rasters.

Известен счетчик количества единиц в двоичном коде, в состав которого входят 2m+3 элементов И, m-2 элементов НЕ и m+4 элементов ИЛИ. A known counter of the number of units in binary code, which includes 2m + 3 AND elements, m-2 NOT elements and m + 4 OR elements.

Недостаток устройства - низкое быстродействие и ограниченность функциональных возможностей. The disadvantage of this device is low speed and limited functionality.

Наиболее близким по технической сущности к предполагаемому является устройство, которое содержит блок упорядочения единиц, два коммутатора, два преобразователя кодов и регистр. The closest in technical essence to the intended one is a device that contains a unit for uniting units, two switches, two code converters and a register.

Недостаток устройства - ограниченность функциональных возможностей. The disadvantage of this device is the limited functionality.

Цель изобретения - расширение функциональных возможностей, заключающееся в выполнении операции вычитания и формирования арифметического дополнения. The purpose of the invention is the expansion of functionality, which consists in performing the operation of subtraction and the formation of arithmetic additions.

Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде, содержит блок упорядочения единиц, имеющий по 2m линий во входной и выходной шинах, подключенный к коммутатору, управляющий вход которого является первым управляющим входом устройства, а n+m линий выходной шины коммутатора образуют вход первого преобразователя кода, m линий шины выхода которого образует информационный выход устройства, а также соединены с входом второго преобразователя кодов, m линий шины выхода которого подключены к соответствующим информационным входам первого регистра, первый и второй управляющий входы которого образуют соответственно второй и третий управляющие входы устройства. A universal parallel counter modulo m, a decoder of the number of units in an n-bit binary code, contains a unit for ordering units, each having 2m lines in the input and output buses, connected to a switch, the control input of which is the first control input of the device, and n + m lines the output bus of the switch forms the input of the first code converter, m lines of the output bus of which forms the information output of the device, and is also connected to the input of the second code converter, m lines of the output bus of which are connected to corresponding information inputs of the first register, the first and second control inputs of which form the second and third control inputs of the device, respectively.

С целью расширения функциональных возможностей устройства в него дополнительно введены второй регистр и мультиплексор, 2m выходов которого подключены к входу блока упорядочения единиц, первый, второй и третий управляющие входы образуют соответственно третий, четвертый и пятый управляющие входы устройства, первый и второй информационные входы образованы соответственно прямыми и инверсными выходами первого регистра, а третий и четвертый информационные входы мультиплексора подключены соответственно к прямым и инверсным входам второго регистра, n информационных входов которого являются информационными входами счетчика, первый и второй управляющие входы второго регистра соединены соответственно с вторым и шестым входами устройства. In order to expand the functionality of the device, a second register and a multiplexer are additionally introduced into it, 2m of outputs of which are connected to the input of the uniting unit, the first, second and third control inputs form the third, fourth and fifth control inputs of the device, the first and second information inputs are respectively formed direct and inverse outputs of the first register, and the third and fourth information inputs of the multiplexer are connected respectively to direct and inverse inputs of the second register, n information inputs of which are information inputs of the counter, the first and second control inputs of the second register are connected respectively to the second and sixth inputs of the device.

Сопоставительный анализ с прототипом показывает, предложенное устройство отличается использованием унитарного кода для представления информации, закодированной по произвольному модулю, и универсальностью при реализации различных функций. Таким образом, оно соответствует критерию изобретения "новизна". Новая структура связей приводит к появлению новых свойств, выполнению дополнительно новых функций: вычитанию по модулю m одновременно количества единиц, имеющихся во входном m-разрядном коде, а также выдаче при необходимости унитарного кода, соответствующего арифметическому дополнению до модуля m значения суммы или разности числа, хранимого в счетчике, и количестве единиц, поступающих во входном m-разрядном коде. Это позволяет сделать вывод о соответствии технического решения критерию "существенные отличия". Comparative analysis with the prototype shows that the proposed device is distinguished by the use of a unitary code to represent information encoded in an arbitrary module, and versatility in the implementation of various functions. Thus, it meets the criteria of the invention of "novelty." The new structure of relations leads to the appearance of new properties, the fulfillment of additional new functions: subtracting modulo m at the same time the number of units available in the input m-bit code, and also issuing, if necessary, a unitary code corresponding to the arithmetic addition of the value m of the sum or difference of the number stored in the counter, and the number of units arriving in the input m-bit code. This allows us to conclude that the technical solution meets the criterion of "significant differences".

На чертеже представлена схема устройства. The drawing shows a diagram of the device.

Устройство содержит блок упорядочения единиц 1, имеющий (2m)-разрядную выходную шину 2, коммутатор 3, информационный вход которого образован выходной шиной 2, а управляющий вход 4 образует первый управляющий вход устройства, а (2m)-разрядная выходная шина 5 коммутатора подключена к входу первого преобразователя кодов 6, m-разрядная выходная шина 7 которого образует выход устройства, а также подключена к входу второго преобразователя кодов 8, m-разрядная выходная шина 9 которого подключена к информационному входу первого регистра 10, первый управляющий вход которого подключен к втором управляющему входу 11 устройства, а второй управляющий вход является третьим управляющим входом 12 устройства. The device comprises a uniting unit 1, having a (2m) -bit output bus 2, a switch 3, the information input of which is formed by an output bus 2, and the control input 4 forms the first control input of the device, and the (2m) -bit output bus 5 of the switch is connected to the input of the first code converter 6, the m-bit output bus 7 of which forms the output of the device, and is also connected to the input of the second code converter 8, the m-bit output bus 9 of which is connected to the information input of the first register 10, the first control conductive input of which is connected to a second control input device 11, and the second control input of the third control input 12 of the device.

Устройство также содержит второй регистр 13, мультиплексор 14, (2m)-разрядная выходная шина 15 которого подключена к входу блока упорядочения единиц, первый 16, второй 17 и третий 18 управляющие входы образуют соответственно третий, четвертый и пятый управляющие входы счетчика, первый 19 и второй 20 информационные входы мультиплексора 14 образованы соответственно прямыми и инверсными выходами первого регистра 10, а третий 21 и четвертый 22 информационные входы мультиплексора подключены соответственно к прямым и инверсным выходам второго регистра 13, информационные входы 23₁-23_n которого являются информационными входами устройства, первый и второй управляющие входы второго регистра подключены соответственно к второму 11 и шестому 24 управляющим входам устройства.The device also contains a second register 13, a multiplexer 14, a (2m) -bit output bus 15 of which is connected to the input of the unit ordering unit, the first 16, second 17 and third 18 control inputs form the third, fourth and fifth control inputs of the counter, the first 19 and the second 20 information inputs of the multiplexer 14 are formed respectively by the direct and inverse outputs of the first register 10, and the third 21 and fourth 22 information inputs of the multiplexer are connected respectively to the direct and inverse outputs of the second register 13, nformatsionnye inputs January ₂₃ -23 _n which are information input device, the first and second control inputs of the second register are respectively connected to the second 11 and the sixth control inputs of the device 24.

Узлы и связи с 1 по 11 выполнены и функционируют аналогично прототипу. Второй регистр 13 идентичен первому регистру 10. Мультиплексор 14 реализован известными инженерными методами. The nodes and communications from 1 to 11 are made and operate similarly to the prototype. The second register 13 is identical to the first register 10. The multiplexer 14 is implemented by known engineering methods.

Устройство работает следующим образом. The device operates as follows.

Перед началом работы по линии 11 проходит сигнал, устанавливающий первый и второй регистры в нулевое состояние. Затем по линиям 23₁-23_n при наличии синхронизирующего сигнала по линии 24 заносится первоначальный код в счетчик. Процесс записи осуществляется посылкой необходимого количества единиц в m-разрядном коде.Before starting work on line 11, a signal passes, setting the first and second registers to zero. Then, along lines 23 ₁ -23 _n, in the presence of a synchronizing signal, line 24 enters the initial code into the counter. The recording process is carried out by sending the required number of units in the m-bit code.

С появлением синхросигнала на линии 18 осуществляется пересылка кода из второго регистра 13 в блок упорядочения единиц 1, где осуществляется "сепарация" кода: например, если в коде Р единиц, то на выходах 2 блока 1 с 1-го по Р-й разряд появляются единицы, с (Р+1)-го по (n+m)-й - нули. После прихода управляющего сигнала на линию 4 полученный на выходе 2 код передается по шине 5 в преобразователь кодов 6, на выходе которого появляется унитарный код количества единиц по модулю m:(P) mod_m, который контролируется на выходной шине 7. Данный унитарный код, соответствующий (Р)mod_m преобразуется вновь в кодовую комбинацию, в которой Р единиц, и под управлением сигнала по линии 12 записывается в первый регистр 10.With the appearance of the clock signal on line 18, the code is transferred from the second register 13 to the unit of ordering units 1, where the code is "separated": for example, if there are P units in the code, then outputs 2 of block 1 from the 1st to the Pth discharge appear units, from (P + 1) th to (n + m) th - zeros. After the control signal arrives on line 4, the code received at output 2 is transmitted via bus 5 to code converter 6, at the output of which a unitary code of the number of units appears modulo m: (P) mod _m , which is controlled on output bus 7. This unitary code, the corresponding (P) mod _{m is} converted again into a code combination in which P units, and under the control of the signal on line 12 is written in the first register 10.

Текущая работа счетчика совпадает с описанной, но при этом на вход блока 1 поступает (2m)-разрядный код, образованный следующим образом (см.таблицу). The current operation of the counter coincides with the described, but at the same time, a (2m) -bit code is formed at the input of block 1, formed as follows (see table).

Работа счетчика не изменяется, если будет использоваться во входной шине количество разрядов, меньшее m. В частности, если будет задействован только один разряд, то устройство станет обычным реверсивным счетчиком по модулю m. The operation of the counter does not change if the number of bits less than m is used in the input bus. In particular, if only one bit is used, the device will become a normal reversible counter modulo m.

Технико-экономический эффект предложенного устройства состоит в том, что за счет введения двух узлов регистра 13 и мультиплексора 14,а также частичного изменения структуры связей происходит осуществление дополнительных операций вычитания по модулю m и получение арифметического дополнения до модуля m без увеличения общего времени выполнения алгоритма. The technical and economic effect of the proposed device is that due to the introduction of two nodes of the register 13 and multiplexer 14, as well as a partial change in the structure of communications, additional subtraction operations are performed modulo m and an arithmetic addition to module m is obtained without increasing the total execution time of the algorithm.

Claims

UNIVERSAL PARALLEL COUNTER BY MODULE M - NUMBER OF UNITS IN N-BIT BINARY CODE, containing a uniting unit, having 2m inputs and 2 m outputs, a switch, the information inputs of which are the outputs of the unit ordering unit, and the control input is the control input, and the control input the first code converter 2m, the bit input of which is connected by a bus to the output of the switch, and the m outputs form the information output bus of the device connected to the input of the second code converter, m-bit the first output bus of which is connected to the information input of the first register, the first and second control inputs of which are the second and third respectively control inputs of the counter, characterized in that a second register and multiplexer are introduced into the device, m outputs of which are connected to the input of the unit ordering unit, the first, the second and third control inputs form respectively the third, fourth and fifth control inputs of the counter, the first and second information inputs of the multiplexer are formed respectively by direct and the inverse outputs of the first register, and the third and fourth information inputs of the multiplexer are connected respectively to the direct and inverse outputs of the second register, n information inputs of which are information inputs of the counter, the first control input of the second register is connected to the second control input of the counter, the second control input is the fourth control input of the counter.