Claims (2)
Поставле1ша цель достигаетс тем, что в счетном устройстве содержащем разр ды, каждый из которых содержит счетчик и формирователь , тактовые входы которых соединены , с входом пересчетного устройства, пр мые выходы счетчиков каждого разр да, кроме первого , соединены с вспомогательными входами формирователей, первые выходы которых соединены с входами разрешенн счетчнков следующего разр да, вспомогательные входы формировател первого разр да соединены с первым инверсным и всеми пр мыми, кроме первого, выходами счетчика первого разр да, вторые выходы формировател каждого разр да соединены с управл ющими входами фор15 мирователей всех последующих разр дов, дополнительный выход форлЛфовател первого разр да соединен с дополнительными входами формирователей остальных разр дов. Формирователь каждого разр да содержит щесть элемен30 тов И-НЕ, выходы первого и второго элементов И-НЕ соединены с первыми входами соответственно второго и первого, выходы третьего и четвертого - с первыми входами соответ38 ственно четвертого и третьего, выходы п того и шестого - с первыми входами соответственно шестого и п того, выход шестого элемента И-НЕ соединен с первым выходом формировател , вспомогательные входы которого соединены с вспомогательными входами четвертого элемента И-НЕ, второй вход которого соединен с вторым входом п того элемента И-НБ и тактовым входом формировател , второй выход которого соединен с выходом первого элемента И-НЕ и вторым входом третьего, , выход которого соединен с вторым входом VuecToro, первый вход которого соединен с вторь1м входом второго и третьим входом четвертого , выход которого соединен с вторым входом первого. Дополнительные и /правл юшие входы формирователей соединены с вспомогательными входами третьих элементов И-НЕ, а дополнительный выход формировател первого разр да соединен с выходом четвертого элемента И-НЕ этого разр да. Структурна схема счетного устройства показана на чертеже. Каждый разр д 1 содержит счетчик 2 и фор мирователь 3, тактовые входы которых соединены с входом 4 счетного устройства. Пр мые выходы счетчиков каждого разр да, кроме пер вого, соединены с вспомогательными входами формирователей 3, первые выходы которых соединены с входами разрешени счетчиков 2 следующего разр да. Вспомогательные входы формировател 3 первого разр да соединены с первым инверсным и всеми пр мыми, кроме первого, выходами счетчика первого разр да. Вторые выходы формировател каждого разр да соединены с )шравл юшлми входами формирователей всех последующих разр дов. Дополнительный выход формировател первого разр да соединен с дополнительными входами формирователей остальных, разр дов. Формирователь 3 каждого разр да содержит шесть элементов 5-10 И-НЕ. Выходы элементов 5 и 6 И-НЕ соединены с первыми входами соответственно элементов 6 и 5 И-НЕ. Выходы элементов 7 и 8 И-НЕ - с первыми входами со ответственно элементов 8 и 7 И-НЕ, выходы элементов 9 и 10 И-НЕ - с первыми входами соответственно элементов 10 и 9 И-НЕ, выход элемента 10 И-НЕ соединен с первым выходо I формировател 3, вспомогательные входы которого соединены с вспомогательными входами элемента 8 И-НЕ, второй вход которого соединен с вторым входом элемента 9 И-НЕ и тактовым входом формировател 3, второй выход которого соединен с выходом элемента 5 И-НЕ и вторым входом элемента 7 И-НЕ, выход которого соединен с вторым входом эле1мента 10 И-НЕ, первый вход которого сое динен с вторым входом элемента 6 И-НЕ и третьим входом элемента 8 И-НЕ, выход которого соединен с вторым входом элемента 5 И-НЕ. Дополнительные и управл ющие входы формирователей 3 соединены с вспомогательными входами элементов И-НЕ, а дополнительный выход формировател 3 первого разр да соединен с выходом четвертого элемента 8 И-НЕ этого разр да. Счетное устройство работает следующим образом . Счетные импульсы подаютс на вход 4 и считаютс счетчиком 2 первого разр да. Сигнал логической единицы на втором выходе формировател 3 первого радр да по вл етс тогда, когда на первом выходе счетчика 2 первого разр да по витс сигнал логического нул , а на остальных выходах - сигналы логической единицы. Сигнал логической единицы на первом выходе формировател 3 первого разр да по витс при нулевом логическом сигнале на йходе 4 при наличии сигнала логической единицы на втором выходе этого формировател . Сигнал логической единицы на втором .выходе формировател 3 второго разр да по витс при единичном логическом сигнале на входе 4 при единичных логических сигналах на выхо- . дах счетчика 2 второго разр да. Сигнал логической единицы на первом выходе формировател 3 второго разр да по витс при нулевом логическом сигнале на входе 4 при наличии единичного логического cwniana на втором выходе формировател 3 второго разр да. Остальные разр ды работают аналогичным образом. Если элементы 8 И-НЕ имеют увеличенное врем задержки срабатывани , сбоев в работе устройства не будет, т.к. возможные переключени элементов 7 И-НЕ в этом случае блокируютс сигналом логического нул , причем эта блокировка не снижает быстродействи устройства. Формула изобретени 1.Счетное устройство по авт.св. № 780203, отличающеес тем, что, с целью повышени достоверности функционировани , дополнительный выход формировател первого разр да соединен с дополнительными входами формирователей остальных разр дов. The goal is achieved by the fact that in a counting device containing bits, each of which contains a counter and a driver, the clock inputs of which are connected to the input of the counting device, the forward outputs of the counters of each bit, except the first, are connected to the auxiliary inputs of the drivers, the first outputs which are connected to the inputs of the allowed counters of the next bit, the auxiliary inputs of the first-turn driver are connected to the first inverse and all direct, except the first, outputs of the first time counter row, the second shaper outputs of each bit are connected to the control inputs of the worlds for all subsequent bits, the additional output of the first digit switch is connected to the additional inputs of the shapers of the other bits. The shaper of each bit contains NI-NE elements, the outputs of the first and second NES elements are connected to the first inputs of the second and first, respectively, the outputs of the third and fourth - with the first inputs of the fourth and third, respectively, and the fifth and sixth outputs - with the first inputs, respectively, of the sixth and fifth, the output of the sixth element AND-NOT connected to the first output of the imaging device, the auxiliary inputs of which are connected to the auxiliary inputs of the fourth element AND-NOT, the second input of which is connected to the second input The second I-NB element and the clock input of the former, the second output of which is connected to the output of the first AND-NOT element and the second input of the third, the output of which is connected to the second input of VuecToro, the first input of which is connected to the second entrance of the second and third input of the fourth, the output of which is connected to the second input of the first. The auxiliary and / or right inputs of the drivers are connected to the auxiliary inputs of the third NAND element, and the auxiliary output of the first bit former is connected to the output of the fourth NAND element of this bit. The block diagram of the counting device is shown in the drawing. Each bit 1 contains a counter 2 and a forwarder 3, the clock inputs of which are connected to the input 4 of the counting device. The direct outputs of the counters of each bit, except the first one, are connected to the auxiliary inputs of the formers 3, the first outputs of which are connected to the resolution inputs of the next 2 counters. The auxiliary inputs of the first 3-formaker are connected to the first inverse and all direct, except for the first, outputs of the first-stage counter. The second outputs of the driver of each discharge are connected with) the common inputs of the formers of all subsequent bits. The additional output of the first bit former is connected to the additional inputs of the remaining shapers of the bits. Shaper 3 of each bit contains six 5-10 NAND elements. The outputs of elements 5 and 6 AND-NOT connected to the first inputs, respectively, of elements 6 and 5 AND-NOT. The outputs of elements 7 and 8 AND-NOT - with the first inputs, respectively, of elements 8 and 7 AND-NOT, the outputs of elements 9 and 10 AND-NOT - with the first inputs, respectively, of elements 10 and 9 AND-NOT, the output of element 10 AND-NOT connected with the first output I of the imaging unit 3, the auxiliary inputs of which are connected to the auxiliary inputs of the element 8 AND-NOT, the second input of which is connected to the second input of the element 9 AND-NOT and the clock input of the imaging device 3, the second output of which is connected to the output of the element 5 AND-NOT and the second input element 7 AND-NOT, the output of which is connected to the second input of the element 1 0 NAND, the first input of which is connected to the second input of element 6 NAND and the third input of element 8 NAND, the output of which is connected to the second input of element 5 NAND. The auxiliary and control inputs of the formers 3 are connected to the auxiliary inputs of the NAND units, and the auxiliary output of the first-form imager 3 is connected to the output of the 4th AND 8 element of this digit. The counting device operates as follows. The counting pulses are fed to input 4 and are considered to be counter 2 of the first bit. The signal of the logical unit at the second output of the former 3 of the first radar appears when the signal of the logical zero appears on the first output of the first discharge counter 2, and on the remaining outputs - the signals of the logical unit. The signal of the logical unit at the first output of the imaging unit 3 of the first bit in a Vits at zero logical signal on input 4 with the presence of a signal of the logical unit at the second output of this imaging device. The signal of the logical unit on the second output of the former 3 is of the second bit in a sequence with a single logical signal at input 4 with single logical signals at the output. dah counter 2 second bit. The signal of the logical unit at the first output of the imaging unit 3 is the second bit in the Vits when the zero logical signal at input 4 is in the presence of a single logical cwniana at the second output of the imaging unit 3 of the second bit. The remaining bits work in the same way. If the elements 8 AND-NOT have an increased response delay time, there will be no device malfunction, since possible switching elements 7 AND-NOT in this case is blocked by a logical zero signal, and this blocking does not reduce the speed of the device. Claims 1. Inventory device according to author. No. 780203, characterized in that, in order to increase the reliability of the operation, the additional output of the first discharge driver is connected to the additional inputs of the remaining discharge bits.
2.Устройство по п. 1, отличающеес тем, что формирователь каждого разр да содержит шесть элементов И-НЕ, выходы первого н второго элементов И-НЕ соединены с первыми входаКш соответственно второго и первого элементов И-НЕ, выходы третьего и четвертого элементов И-НЕ соединены с первыми входами соответственно четвертого н третьего элементов И-НЕ, выходы2. The device according to claim 1, characterized in that the shaper of each bit contains six AND-NOT elements, the outputs of the first H of the second AND-NOT elements are connected to the first inputs of the second and first elements of the NAND, respectively, the outputs of the third and fourth AND elements - NOT connected to the first inputs, respectively, of the fourth and third elements AND-NOT, outputs
п того и шестого элементов И-НЕ соединены с первыми входами соответственно шестого и п того элементов И-НЕ, выход шестого элемента И-НЕ соединен с первым выходом формировател , вспомогательные входы которого соединены с вспомогательными входами четвертого элемента И-НЕ, второй вход которого соединен с вторым входом п того элемента И-НЕ и тактовым входом формировател , второй выход которого соединен с выходом первого элемента И-НЕ и вторьсм входом третьего элемента И-НЕ, выход которого соединен с вторым входом шестого элемента И-НЕ, первый вход которого соединен с вторым входом второго элемента И-НЕ и третьим входом четвертого элемента И-НЕ, выход которого соединен с вторым входом первого элемента И-НЕ, дополнительные и управл кь шие входы формирователей соединены с вспомогательными входами третьих элементов И-НЕ, а дополнительный выход формировател первого раэр да соединен с выходом четвертого элемента И-НЕ этого раэр да. .The fifth and sixth elements of the NAND are connected to the first inputs of the sixth and fifth elements of the NAND, respectively; connected to the second input of the fifth NAND element and the clock input of the imaging unit, the second output of which is connected to the output of the first NAND element and the second input of the third NAND element, the output of which is connected to the second input of the sixth NAND element, the second input of which is connected to the second input of the second NAND element and the third input of the fourth NAND element, the output of which is connected to the second input of the first NAND element, the additional and control inputs of the drivers are connected to the auxiliary inputs of the third NAND element, and the additional output of the former first raer da is connected with the output of the fourth element AND-NOT of this raer yes. .
Источники информашш, прин тые во внимание при экспертаэе 1. Авторское свидетельство СССР Н 780203, кл. Н 03 К 23/02, 1978 (прототип).Sources of information taken into account with expert 1. USSR certificate of authorship N 780203, cl. H 03 K 23/02, 1978 (prototype).