SU416882A1

SU416882A1 -

Info

Publication number: SU416882A1
Application number: SU1669750A
Authority: SU
Priority date: 1971-06-11
Filing date: 1971-06-11
Publication date: 1974-02-25

Description

1one

Изобретение относитс к вычислительной технике и может быть использовано в различных устройствах дискретной обработки информации .The invention relates to computing and can be used in various devices for discrete information processing.

Известен счетчик по модулю п ть, содержащий многоустойчивую схему с п тью состо ни ми , схему управлени и дополнительную схему, кажда из которых содержит, в свою очередь, п ть элементов «И - ИЛИ - НЕ.A counter modulo five is known, containing a multi-stable circuit with five states, a control circuit, and an additional circuit, each of which contains, in turn, five AND-OR-NOT elements.

Однако известное устройство при всей своей сложности не отличаетс высоким быстродействием .However, the known device, for all its complexity, is not very fast.

Целью изобретени вл етс упрощение и повыщение быстродействи .The aim of the invention is to simplify and increase speed.

Дл этого выход каждого элемента схемы управлени подключен к соответствующему установочному входу многоустойчивой схемы, к первому входу левой схемы «И последующего и к первому входу правой схемы «PI предыдущего элементов схемы управлени , а также к первым входам обеих схем «И предыдущего дополпительного элемента «И - ИЛИ - НЕ, при этом второй и третий входы левых схем «И элементов «И - ИЛИ - НЕ схемы управлени св заны соответственно с щинами счета и разрешени операции пр мого счета, второй и третий входы правых схем «И элементов «И - ИЛИ - НЕ схемы управлени св заны соответственно с шинами счета и разрещени операции обратного счета , вшрые входы левых схем «И каждого дополнительного элемента «И - ИЛИ - НЕ соединены с выходами первого, второго, третьего, четвертого и п того элементов «И - НЕ многоустойчивой схемы, вторые входы правых схем «РЬ каждого дополнительного элемента «И - ИЛИ - НЕ соединены с выходами третьего, четвертого, п того, первого и второго элементов «И - НЕ многоустойчивой схемы, а выходы первого, второго, третьего , четвертого и п того дополнительных элементов подключены па четвертые входы правых схем «РЬ п того, первого, второго, третьего и четвертого и на четвертые входы левыхFor this, the output of each element of the control circuit is connected to the corresponding installation input of the multi-stable circuit, to the first input of the left circuit and the subsequent one and to the first input of the right circuit PI of the previous elements of the control circuit, as well as to the first inputs of both circuits And the additional optional element And - OR - NOT, while the second and third inputs of the left schemes "AND the elements of" AND - OR - NOT the control schemes are associated respectively with the accounts of the account and the resolution of the direct account operation, the second and third inputs of the right schemes "And the elements of the AND - IL - NOT control circuits are connected respectively to the counting buses and the resolution of the counting operation, the other inputs of the left AND schemes of each additional element AND AND OR are NOT connected to the outputs of the first, second, third, fourth and fifth elements AND AND NOT multi-stable circuits, the second inputs of the right circuits “Pb of each additional element“ AND - OR - are NOT connected to the outputs of the third, fourth, fifth, first and second elements “AND - NOT a multi-stable circuit, but the outputs of the first, second, third, fourth and fifth additional elements The fourth inputs of the right-hand circuits “Pb p of the first, second, third, and fourth, and to the fourth inputs of the left

схем «И второго, третьего, четвертого, п того и первого элементов «И - ИЛИ - НЕ схемы управлени .“And the second, third, fourth, fifth, and first“ AND — OR — NOT control circuit.

На чертеже приведена блок-схема счетчика. Счетчнк по модулю п ть содержит мпогоустойчивую схему 1 с п тью устойчивыми состо ни ми (01011, 10101, 11010, 01101, 10110) со входами 2- 6 и выходами 7-11, схему управлени на элементах «И - ИЛИ - НЕ 12-16, дополнительную схему па элементахThe drawing shows the block diagram of the counter. The modulo five counter contains a robust circuit 1 with five stable states (01011, 10101, 11010, 01101, 10110) with inputs 2-6 and outputs 7-11, the control circuit on the elements AND-OR-NOT 12- 16, additional circuit pa elements

«И -ИЛИ -НЕ 17-21 н БЬГХОДЫ 22-26.“AND -OR-NOT 17-21. BULARS 22-26.

Схема устройства построена таким образом, что выход каждого г-го элемента (, 2, 3, 4, 5) схемы управлени подключен к i-му установочному входу с.хемы 1, к первому входуThe device circuit is constructed in such a way that the output of each gth element (, 2, 3, 4, 5) of the control circuit is connected to the i-th installation input of the circuit 1, to the first input

левой схемы «И (/+1)-го и к первому в.ходуof the left scheme “AND (/ + 1) -th and to the first century

правой схемы «И (i-1)-го элементов схемы управлени , образу замкнутое триггерпое кольцо. Выход каждого f-ro элемента схемы управлени подключен также к первым входам обеих схем «И (i-1)-го дополнительного элемента «И - ИЛИ - НЕ. Второй и третий входы левых схем «И элементов «PI - ИЛИ - НЕ схемы управленн;; вл ютс , соответственно, входами 27 и 28 счета и разрешени операции пр мого счета, а второй и третий входы правых схем «И элементов «И - ИЛИ - НЕ схемы управлени вл ютс , соответственно, входами 27 и 29 счета и разрешени операции обратного счета. На вторые входы левых схем «И каждого дополнительного элемента «И - ИЛИ - НЕ подключаютс выходы первого, второго, третьего, четвертого и п того элементов «И - НЕ схемы 1, а на вторые входы правых схем «И каждого дополнительного элемента «И - ИЛИ - НЕ подключаютс выходы третьего, четвертого, п того, первого и второго элементов «И - НЕ схемы 1. Выходы первого, второго , третьего, четвертого и п того дополнительных элементов подключены на четвертые входы правых схем «И п того, первого, второго , третьего и четвертого н на четвертые входы левых схем «И второго, третьего, четвертого , п того и первого элементов «И - ИЛИ - НЕ схемы управлепи .the right circuit of the AND (i-1) th control circuit elements, forming a closed trigger ring. The output of each f-ro element of the control circuit is also connected to the first inputs of both the AND (i-1) -th additional element AND-OR-NOT. The second and third inputs of the left schemes “AND the elements“ PI - OR - NOT schemes are controlled ;; are, respectively, the inputs 27 and 28 of the account and the resolution of the direct account operation, and the second and third inputs of the right AND schemes AND AND OR NOT control schemes are, respectively, the inputs 27 and 29 of the account and the resolution of the reverse account . The outputs of the first, second, third, fourth, and fifth elements of the AND-NOT circuit 1 are not connected to the second inputs of the left AND schemes of each additional element AND, but the AND and OR - the outputs of the third, fourth, fifth, first and second elements "are NOT connected to the circuits 1. The outputs of the first, second, third, fourth and fifth additional elements are connected to the fourth inputs of the right circuits" And the fifth, first, second , third and fourth n to the fourth inputs of the left circuit m "And the second, third, fourth, p and the first element of the AND - OR - NOT control circuits.

Счетчик работает следующим образом.The counter works as follows.

Режим сложени (на шине сложени высокий разрешающий уровень «1, а на нгане вычитани - низкий занрещающий уровень «О). Иредположим, что схема находитс в первом устойчивом состо нии, соответствующем коду 01011, а на входе счета 27 отсутствует сигнал. Тогда на выходе 22 будет уровень «1 (обе схемы «И элемента 7 будут закрыты уровнем «О с выходов 7 и 9), а на выходах 23-26 уровни «О.The add mode (on the add-on bus, the high resolving level is "1, and on the subtraction level, the low intercept level is" O). Sometimes, the scheme is in the first steady state corresponding to code 01011, and there is no signal at the input of account 27. Then, at output 22, there will be a level “1 (both schemes“ And element 7 will be closed with a level “O from outputs 7 and 9), and at outputs 23-26, levels“ O.

Сигнал с выхода 22 высокого уровн , поступа на левую схему «И элемента 13, нодготовит ее к открыванию. При этом левые схемы «И элементов 12-16 будут закрыты уровнем «О, соответственно, с выходов 26, 23, 24, 25.The signal from output 22 of a high level, arriving at the left “And element 13” circuit, prepares it for opening. At the same time, the left schemes “And elements 12-16 will be closed by the level“ О, respectively, from the outputs 26, 23, 24, 25.

С приходом счетного сигнала на выходе элемента 13 формируетс уровень «О, поступающий на вход 3 схемы 1.With the arrival of the counting signal at the output of the element 13, the level "O" is input to the input 3 of the circuit 1.

В результате, во врем действи счетного импульса схема 1 из первого состо ни перейдет во второе состо ние, соответствующее коду 10101. Уровень «О с выхода элемента 13 одновременно с его поступлением на вход 3 поступает и на левую схему «И элемента 14, удержива тем самым на его выходе уровень «1 во врем смены информации в схеме 1. В результате, формируемый во врем действие счетного импульса уровень «1 на выходе 23 не сможет открыть левую схему «И элемента 14, подключенного ко входу 4.As a result, during the operation of the counting pulse, circuit 1 from the first state switches to the second state, corresponding to code 10101. The level "O from the output of element 13 simultaneously with its input to input 3 goes to the left circuit" AND element 14, keeping the at its output the level “1 during the change of information in scheme 1. As a result, the level“ 1 generated at the output of the counting pulse “1 at output 23 cannot open the left circuit“ AND of the element 14 connected to input 4.

Носле окончани счетного импульса высокий уровень будет теперь только на выходе 23, в результате чего подготовленной к включению окажетс лева схема «И элемента 14, т. е. схема 1 по входу 4 установитс в очередное состо ние, соответствуюнее коду 11010.At the end of the counting pulse, the high level will now only be at output 23, with the result that the left And element 14 circuit will be prepared for inclusion, i.e., circuit 1 at input 4 is set to the next state corresponding to code 11010.

Одновременно посредством св зи с выхода 5 элемента 14 на вход левой схемы «И элемента 15 будет запрещ,ено формирование уровн «О на выходе элемента 15 во врем действи счетного импульса и т, д. Носле скончани четвертого к.мпульса счета уровеньAt the same time, by means of communication from the output 5 of the element 14 to the input of the left circuit "And the element 15 will be prohibited, the formation of the level" O at the output of the element 15 during the operation of the counting pulse and t, e. Will be prohibited

10 «Ь будет на выходе 26, в результате чего окажетс подготовленной к включению лева схема «И элемента 12. В результате с приходом п того счетного импульса схема 1 по входу 2 установитс в первое исходное состо ние,10 "b will be at output 26, as a result of which the left And < 12 " 12 circuit will be prepared for switching on. As a result, with the arrival of the fifth counting pulse, the scheme 1 will be reset to the first initial state by input 2

15 соответствующее коду 01011. При работе схемы в режиме вычитани левые схемы «И элементов 12--16 будут закрыты сигналом нулевого уровн на входе 28, но зато будут открыты единичным сигналом элемента 12 по15 corresponding to code 01011. When the circuit operates in the subtraction mode, the left circuits “And elements 12–16 will be closed with a zero signal at input 28, but they will be opened with a single signal of element 12 along

20 одному входу правые схемы «И элемептов 12-16.20 to the same input right-hand diagrams "And elemeptov 12-16.

Поскольку каждое состо ние схемы 1 кодируетс двум нул ми, дл стробируемой дешифрации каждого состо ни схемы необхо5 ДИМЫ трехвходовые схемы «ИЛИ - НЕ, если дешифрацию осуществл ть с выходов 7-11. Если в качестве выходов схемы считать выходы 22-26, то дл стробируемой дешифрации необходимы схемы «И на два входа, тогда как дл известного устройства необходимы схемы «И на четыре входа. Врем установки счетчика из одного состо ни в другое в предложенном устройстве будет значительно меньшим , чем в известном устройстве.Since each state of circuit 1 is encoded with two zeros, for the gated decryption of each state of the circuit, three-input OR-NOT three-input circuits are needed if decoding is performed from outputs 7-11. If the outputs of the circuit are considered outputs 22-26, then gated decryption requires “And two inputs” circuits, while the known device requires “And four inputs. The installation time of the counter from one state to another in the proposed device will be significantly less than in the known device.

5 Кроме того, схема предложенного устройства в отличие от схемы известного устройства реализуетс на дес ти элементах «И-ИЛИ- НЕ и п ти элементах «И - НЕ и может использоватьс как однотактный распредели0 тель уровне ; и импульсов на п ть каналов.5 In addition, the scheme of the proposed device, in contrast to the scheme of the known device, is implemented on ten elements AND-OR-NOT and five elements AND-NOT and can be used as a single-ended distributor level; and pulses for five channels.

Предмет изобретени Subject invention

Счетчик по модулю н ть, содерл ащий мно5 гоустойчивую схему с п тью состо ни ми, схему управлени и дополнительную логическую схему, кажда из которых содержит, в свою очередь, п ть элементов «И - ИЛИ- НЕ, отличающийс тем, что, с цельюA modular counter, containing a multi-stable circuit with five states, a control circuit, and an additional logic circuit, each of which contains, in turn, five AND-OR-N elements, characterized in that the purpose

0 упрощени и повышени быстродействи , выход каждого элемента схемы управлени подключен к соответствующему установочному входу многоустойчивой схемы, к первому входу левой схемы «И последующего и к первому входу правой схемы «И предыдущего элементов схемы управлени , а также к первым входам обеих схем «И предыдущего дополнительного элемента «И - ИЛИ - НЕ, при этом второй и третий входы левых схем0 simplifying and speeding up, the output of each element of the control circuit is connected to the corresponding installation input of the multi-stable circuit, to the first input of the left circuit and the subsequent one and to the first input of the right circuit "And the previous elements of the control circuit, as well as to the first inputs of both" And previous additional element "AND - OR - NOT, with the second and third inputs of the left circuits

0 «И элементов «И - ИЛР1 - НЕ схемы управлени св заны соответственно с шинами счета и разрешени операции пр мого счета, второй и третий входы правых схем «И эле .ментов «И - ИЛИ - НЕ схемы управлени 0 “AND elements“ AND - ILR1 - NOT control circuits are connected respectively to the counting buses and authorization of the direct account operation, the second and third inputs of the right circuits “AND to the controls“ AND - OR - NOT control circuits

св заны соответственно с шинами счета иassociated respectively with counting tires and

разрешени операции обратного счета, вторые входы левых схем «И каждого элемента «И - ИЛИ - НЕ дополнительной схемы соединены с выходами первого, второго, третьего, четвертого и п того элементов «И- НЕ многоустойчивой схемы, вторые входы правых схем «И каждого элемента «И - ИЛИ - НЕ дополнительной схемы соединены с выходами третьего, четвертогсх н того,the resolution of the counting operation, the second inputs of the left circuits "AND each element" AND - OR - NOT an additional circuit connected to the outputs of the first, second, third, fourth and fifth elements of the "AND NOT NOT multi-stable circuit, the second inputs of the right circuits" AND each element "AND - OR - NOT additional circuitry connected to the outputs of the third, fourth quarter,

первого п второго элементов «И - НЕ многоустойчивой схемы, а выходы первого, второго , третьего, четвертого и п того дополнительных элементов подключены на четвертые входы правых схем «И н того, первого, второго , третьего и четвертого н на четвертые входы левых схем «И второго, третьего, четвертого , п того и первого элементов «И - ИЛИ - НЕ схемы управлени .The first p of the second element “AND is NOT a multi-stable circuit, and the outputs of the first, second, third, fourth and fifth additional elements are connected to the fourth inputs of the right circuits“ And the first, second, third and fourth n to the fourth inputs of the left circuits ” And the second, third, fourth, p and first elements of the AND - OR - NOT control circuit.

2323

22 222 2

2-52-5

23252325