SU409387A1

SU409387A1 - COUNTER

Info

Publication number: SU409387A1
Application number: SU1753567A
Authority: SU
Original assignee: В. Ф. Евдокимов , А. А. Ефимов; гражданской авиации
Priority date: 1972-02-29
Filing date: 1972-02-29
Publication date: 1973-11-30

Description

1one

Устройство относитс к области гибридной вычислительной техники.The device relates to the field of hybrid computing.

Известно устройство, построенное на основе статического триггера со счетным входом. Оно состоит из логических схем «ИЛИ и триггера.A device based on a static trigger with a counting input is known. It consists of “OR” and “trigger” logic.

Цель изобретени - представление числа, записанного в счетчике, двоично-знаковым кодом с цифрами 1, О и -1.The purpose of the invention is the representation of the number recorded in the counter as a binary-digit code with the numbers 1, 0 and -1.

Дл этого в каждом разр де счетчика включены ключи и установочный резистор, объедин ющий два его канала с разнономерными выходами в один общий выход разр да, где в каждом канале ключи подключены управл ющими входами к выходу разр да, а коммутирующими клеммами - один между входом разр да и щиной «установка нул и второй через схему «ИЛИ со счетным входом триггера, причем единичный выход триггера соединен через установочный резистор с выходом разр да, а нулевой выход через схему «ИЛИ с шиной переноса.To do this, in each digit of the counter, there are keys and an installation resistor, combining two of its channels with heterogeneous outputs into one common output of the discharge, where in each channel the keys are connected by control inputs to the output of the discharge and the switching terminals are one between the input of the discharge Yes, and “setting zero and second” through the “OR” circuit with a counting trigger input, and a single trigger output is connected via a setting resistor with the discharge output, and zero output through the “OR” circuit to the transfer bus.

На фиг. 1 представлена схема одного числового разр да счетчика; на фиг. 2 - простейща схема элемента «ИЛИ.FIG. 1 shows a diagram of a single digit bit of a counter; in fig. 2 - the simplest scheme of the element "OR.

Счетчик состоит из ключей 1-4, схем 5-8 «ИЛИ, триггеров 9 и 10 и установочного резистора 11.The counter consists of keys 1-4, circuits 5-8 “OR, flip-flops 9 and 10 and setting resistor 11.

При построении гибридных вычислительных мащин удобно выполн ть операции в двоичном коде с цифрами 1, О и -1.When constructing hybrid computing machines, it is convenient to perform operations in binary code with the numbers 1, 0, and -1.

Устройство работает следующим образом.The device works as follows.

Положительный входной импульс проходит через замкнутый ключ 1 (ключи 2 и 4 разомкнуты , ключ 3 замкнут), схему 5 «ИЛИ и опрокидывает триггер 9, который при выполнении на п-р-«-транзисторах дает на своем единичном выходе и па выходе разр да положительный потенциал «Ь. Второй положительный импульс устанавливает триггер 9 в пулевое положение, причем положительный импульс с нулевого выхода его проходит схему 7 «ИЛИ и попадает в щину перепоса Б старщий разр д.The positive input pulse passes through the closed key 1 (the keys 2 and 4 are open, the key 3 is closed), the circuit 5 “OR and overturns the trigger 9, which, when executed on a np -“ - transistors, gives at its single output and the output of the discharge positive potential “b. The second positive impulse sets the trigger 9 to a bullet position, and the positive impulse from its zero output passes the 7 “OR” circuit and hits the high-order discharge pin B.

Аналогично работает схема и при отрицательном входном импульсе. В этом случае оп через замкнутый ключ 3 и схему 6 «ИЛИ достигает триггера 10 и устанавливает его в положение «1.Similarly, the scheme works with a negative input pulse. In this case, op through the closed key 3 and the circuit 6 “OR reaches the trigger 10 and sets it to the position“ 1.

При выполнении триггера 10 на р-п-ртранзисторах знак выходного сигнала совпадает со знаком входного импульса. Второй импульс отрицательной пол рности устанавливает триггер 10 в положение «О, что приводит к по влению в шине переноса импульса отрицательной пол рности. Управление ключами 1-4 осуществл етс выходным напр жением разр- да. -:3ави имость положени ключей от знака BisiXo HoTo напр жени разр да приведена --в -таблицй. По вление на выходе разр да напр жени положительной пол рности приводит к замыканию ключа 4 и размыканию ключа 3. Аналогично отрицательное выходное напр жение приводит к замыканию ключа 2 и размыканию ключа 1. При нулевом выходном напр жении ключи 1 и 3 замкнуты, а ключи 2 и 4 разомкнуты. Когда на выходе ;разр да отрицательное напр жение {-1), на на вход поступил -сигнал положительной -пол рности (-1), -первый же положительный входной импульс проходит через замкнутый ключ 2 и попадает в шину «установка нул триггера 10 и устанавливает его в положение «О. При этом ключ 2 размыкаетс , а ключ 1 замыкаетс . Следующие положительные входные импульсы обычным путем поступают на счетный вход триггера 9. Если же на выходе положительное напр жение , а на вход пришел отрицательный импульс , то, он проходит через замкнутый ключ 4 -В шину «установка нул триггера 9 и устанавливает его в положение «О. При этом ключ 3 замыкаетс , а -ключ 4 размыкаетс . Следующие отрицательные импульсы через ключ 3 попадают на счетный вход триггера 1Ю. Резистор 11 объедин ет два разнопол рных Шьгхода--от триггеров 9 и 10 в общий выход разр да с регуТГйрбвКой начального нул . Дл -ИрёДйТ ЕСр1ащени по влени в цепи переноса -импульсов -в момент установки в нуль триггеров 9 или 10 шины «установка нул этих -тр-иггеров -соединены с одним из входов соответствующей схемы 7 или 8 «ИЛИ. Это -приводит к тому, что на входы каждой схемы 7 или 8 «ИЛИ в момент установки соответствующего триггера .-в положение «О поступают разнополйрные сигналы, которые уравновещивают друг друга, и на выходе схемы «ИЛИ напр жеВие остаетс нулевым. Схема «ИЛИ имеет два входа дл разнопол рных сигналов.-Один вход можно использовать как основной, а второй как запрещающий . -При отсутствии входных сигналов диоды DI и DZ заперты, на выходе схемы нулевое .напр жение. По вление сигнала на одном входе схемы приводит к разбалансу и по влению сигнала той же пол рности на -выходе схемы. Одновременное же по вление разнопол рных сигналов на обоих входах не нарушает баланса схемы. Предмет изобретени Счетчик, содержащий схемы «ИЛИ и триггеры , отличающийс тем, что, с целью представлени числа, записанного в счетчике, двоично-знаковым кодом с цифрами 1, О и 1, в каждом его разр де включены ключи и установочный резистор, объедин ющий два его канала с разнономерными выходами в один общий выход разр да, где в каждом канале ключи подключены управл ющими входами и выходу разр да, а коммутирующи ми .-клеммам.и - один -между входом разр да и щиной «установка нул и второй через -схему -«ИЛ-И со счетным .входом триггера , -причем единичный выход триггера соединен через установочный резистор с выходом разр да, а нулевой выход через схему «ИЛИ с шиной переноса.When executing trigger 10 on ppn transistors, the sign of the output signal coincides with the sign of the input pulse. The second pulse of negative polarity sets the trigger 10 to the “O” position, which results in the appearance of a negative polarity pulse in the transfer bus. The keys 1-4 are controlled by an output discharge voltage. -: Apply the position of the keys from the BisiXo HoTo sign of the discharge voltage is shown in the - table. The appearance at the output of a discharge voltage of positive polarity leads to the closure of switch 4 and opening of switch 3. Similarly, a negative output voltage leads to closing of switch 2 and opening of switch 1. At zero output voltage, switches 1 and 3 are closed and switches 2 and 4 are open. When at the output; a negative voltage (-1) is discharged, the input is received is a positive-polarity signal (-1), the first positive input pulse passes through the closed key 2 and enters the bus "setting zero of the trigger 10 and sets it to the position of "Oh. In this case, the key 2 is opened, and the key 1 is closed. The following positive input pulses in the usual way arrive at the counting input of the trigger 9. If the output voltage is positive and a negative pulse arrives at the input, then it passes through the closed key 4 -V bus “setting the zero of the trigger 9 and sets it to the position“ ABOUT. In this case, the key 3 is closed, and the key 4 is opened. The following negative pulses through the key 3 fall on the counting input of the trigger 1U. Resistor 11 combines two different polarity circuits, from flip-flops 9 and 10, to the common output of the discharge with a regulating initial zero. For -IrDYT ECRs occurrences in the transfer chains -pulses -at the moment of setting the triggers 9 or 10 of the bus to zero, setting zero of these -tr-iggers is connected to one of the inputs of the corresponding circuit 7 or 8 "OR. This leads to the fact that the inputs of each circuit 7 or 8 "OR at the time of the installation of the corresponding trigger. In the" O receive multi-pole signals that balance each other, and the output circuit "OR voltage remains zero. The OR circuit has two inputs for opposite polarity signals. One input can be used as the main one, and the second one as a forbidding. - In the absence of input signals, the diodes DI and DZ are locked, the output of the circuit is zero voltage. The appearance of a signal at one input of the circuit leads to an imbalance and the appearance of a signal of the same polarity at the output of the circuit. The simultaneous appearance of opposite wave signals at both inputs does not disturb the balance of the circuit. The subject of the invention is a counter containing "OR and triggers," characterized in that, in order to represent the number recorded in the counter, the binary-sign code with the numbers 1, 0 and 1, each of its bits includes keys and an installation resistor combining its two channels with multi-dimensional outputs in one common output of the bit, where in each channel the keys are connected to the control inputs and output of the bit, and the switching.-terminals and one between the input of the bit and the width setting zero and the second through -scheme - "IL-I with a counting. trigger input, and dinichny latch output is coupled through resistor installation with discharge outlet, and a zero output from circuit "OR with transfer bus.

JJC7r,.,,0JJC7r., 0

Въ/хоIn / ho