SU362490A1

SU362490A1 - REVERSIBLE COUNTER

Info

Publication number: SU362490A1
Application number: SU1450885A
Authority: SU
Inventors: В. П. Тарасенко витель В. И. Корнейчук
Original assignee: Киевский ордена Ленина политехнический институт лети Великой Окт брьской социалистической революции
Priority date: 1970-06-22
Filing date: 1970-06-22
Publication date: 1972-12-13

Description

1one

Изобретение относитс к области вычислительной техники и может быть использовано в цифровых вычислительных и измерительных устройствах.The invention relates to the field of computing and can be used in digital computing and measuring devices.

Известен реверсивный счетчик на основе дес тичного регистра, который содержит дес тичный регистр на фазоимпульсных многоустойчивых элементах, дес тичный фазоимпульсный сумматор, коммутатор разр дов, генератор констант, генератор тактовых импульсов , синхронизатор, триггеры и логические элементы.A reversible counter is known based on a decimal register, which contains a decimal register on phase-pulse multi-stable elements, a ten-phase phase-pulse adder, a switch switch, a constant generator, a clock generator, a synchronizer, triggers, and logic elements.

Однако быстродействие известного счетчика относительно невысоко, так как его скоростьHowever, the speed of a known counter is relatively low, since its speed

счета импульсов составл ет имп/сек, гдеpulse counts are pulses / sec, where

20«20"

/ - частота тактовых импульсов; п - количество дес тичных разр дов в регистре./ is the frequency of clock pulses; n is the number of decimal places in the register.

Целью изобретени вл етс повышение быстродействи счетчика.The aim of the invention is to increase the speed of the counter.

Поставленна цель достигаетс тем, что в счетчик дополнительно введены схемы «И и управл ющий автомат, причем выход суммы сумматора через первую схему «И, второй вход которой соединен с первым выходом управл ющего автомата, подсоединен ко входу регистра и ко второй и третьей схемам «И, вторые входы которых соединены с единичным и нулевым выводами триггера, нулевой входThe goal is achieved by additionally introducing an AND circuit and a control automaton into the counter, the totalizer output being through the first AND circuit, the second input of which is connected to the first output of the control automat, connected to the register input and to the second and third circuits And, the second inputs of which are connected to the single and zero pins of the trigger, the zero input

которого подключен к выходу переноса сумматора , причем выход второй схемы «И соединен со входом установки в исходное положение коммутатора разр дов и со вторым входом управл ющего автомата, а выход третьей схемы «И соединен с единичным входом триггера, со входом сдвига коммутатора разр дов и через схему «ИЛИ, второй вход которой подсоединен ко входной клемме счетчика , с первым в.ходом управл ющего автомата , третий вход которого соединен со входом сумматора и с выходом четвертой схемы «И, входы которой подключены к выходу регистра и ко второму выходу управл ющего автомата . Входы сложени и вычитани сумматора соединены со входными клеммами.which is connected to the transfer output of the adder, and the output of the second circuit "And connected to the input of the installation in the initial position of the switch bits and the second input of the control automaton, and the output of the third circuit" And connected to the single input of the trigger and bits through the OR circuit, the second input of which is connected to the input terminal of the counter, with the first input of the control automaton, the third input of which is connected to the input of the adder and with the output of the fourth AND circuit, whose inputs are connected to the output of the register and second output control automaton. The addition and subtraction inputs of the adder are connected to the input terminals.

Быстродействие описываемого ниже счетчика определ етс выражени ми:The speed of the counter described below is defined by the expressions:

Юл + 1Yul + 1

/ /

имп1сек imp1sek

в режиме сложени . 10«+9 имп/секin addition mode. 10 "+9 imp / s

в режиме вычитани .in subtraction mode.

На чертеже изображена схема предлагаемого реверсивного счетчика.The drawing shows a diagram of the proposed reversible counter.

Счетчик состоит из дес тичного фазоимпульсного регистра 1, управл емого коммутатором разр дов 2. Выход регистра соединен со входом схемы 3 типа «И, выход которой подведен ко входу дес тичного фазоимпульсногоThe counter consists of a decoupling phase-impulse register 1 controlled by a switch of bits 2. The output of the register is connected to the input of the circuit 3 of the type “I, the output of which is connected to the input of the deci- sion phase-impulse

сумыато эа 4. Выход 5 сумматора, соответствующий сигналам суммы (разности), подключен к схеме 6 типа «И, второй вход которой соедипеп с первым выходом управл ющего автомата 7. Выход схемы 6 подведен ко входу регистра / и ко входам схем 8 и 9 типа «И. Вторые входы схем 5 и 9 соединены соответственно с единичным и нулевым выходами триггера 10. К пулевому входу триггера 10 подключен выход 11 сумматора 4, соответствующий сигналам переноса (заема). Выход схемы 8 подведен ко второму входу управл ющего автомата 7 и ко входу установки в исходное положение коммутатора разр дов 2. В свою очередь, выход схемы 9 подключен к единичному входу триггера 10, ко входу сдвига коммутатора разр дов 2 и ко входу схемы 12 типа «ИЛИ. Второй вход схемы 12 вл етс входом счетчика, а ее выход подведен к первому входу управл ющего автомата 7. Третий вход управл ющего автомата св зан с выходом схемы 3, а второй его выход подключен ко второму входу этой же схемы. Синхронна работа всех узлов счетчика обеспечиваетс генераторами 13 фазоимнульсных констант и 14 тактовых импульсов.sumaato ea 4. The output 5 of the adder, corresponding to the sum (difference) signals, is connected to circuit 6 of type I, the second input of which is connected to the first output of the control automaton 7. The output of circuit 6 is connected to the input of the register I and to the inputs of circuits 8 and 9 such as "I. The second inputs of the circuits 5 and 9 are connected respectively to the single and zero outputs of the trigger 10. To the bullet input of the trigger 10 is connected the output 11 of the adder 4, corresponding to the transfer signals (loan). The output of the circuit 8 is connected to the second input of the control automaton 7 and to the installation input of the switch 2 in the initial position. In turn, the output of the circuit 9 is connected to the single input of the trigger 10, to the input of the switch of the bits 2 and to the input of the circuit 12 "OR. The second input of circuit 12 is the input of the counter, and its output is connected to the first input of the controlling automaton 7. The third input of the controlling automaton is connected with the output of the circuit 3, and its second output is connected to the second input of the same circuit. The synchronous operation of all the nodes of the counter is provided by generators of 13 phase-pulse constants and 14 clock pulses.

Управл ющий автомат 7 может быть реализован , например, на двух триггерах.Control automat 7 can be implemented, for example, on two triggers.

Работа счетчика состоит в следующем.The work of the counter is as follows.

Предположим, что в младщем разр де регистра 1 паходитс число X. Входной импульс устанавливает управл ющий автомат 7 в состо ние «1. При этом на первом выходе автомата 7 по вл етс нулевой сигнал, а на втором - единичный сигнал, открывающий схему 3. Тогда импульс, соответствующий числу X (импульс X), с выхода регистра 1 проходит через схему 3 и поступает на сумматор 4 и автомат 7, устанавлива последний в состо ние «2 и, тем самым, открыва схему 6 и закрыва схему 3. В зависимости от режима работы счетчика, определ емого единичным сигналом по щинам 15 и 16 (15 - сложение, 16- вычитание), на выходе сумматора -i по витс импульс Х± (mod 10), который проходит через схему 6 на вход регистра /, так как автомат 7 находитс в состо нии «2. Этот же импульс поступает на входы схем 8 и 9, которые управл ютс сигналами с выходов триггера 10. Если при обработке первого разр да регистра возник сигнал переноса (заема), то триггер 10 устанавливаетс этим сигналом в пулевое состо ние, открыва схему 9. Поэтому импульс с выхода схемы 9 сдвинет коммутатор разр дов 2 на один разр д влево, установит триггер 10 в единичное состо ние и автомат 7--снова в состо ние «1. Вследствие этого произойдет прибавление (вычитание) единицы к содержимому следующего разр да регистра. Если же сигнал переноса (заема) при обработке очередного разр да не возник, то будет открыта схема 8. Импульс с выхода схемь 8установит коммутатор разр дов 2 в исходное положение, а автомат 7 - в состо ние «3, при котором на обоих выходах автомата по вл ютс нулевые сигналы. С приходом следующего входного импульса описанный процесс повтор етс .Suppose that, in the lower order of register 1, the number X falls. The input pulse sets the control automaton 7 to the state "1. A zero signal appears at the first output of the automaton 7, and a single signal opens at the second output opening circuit 3. Then the pulse corresponding to the number X (pulse X) from the output of register 1 passes through the circuit 3 and goes to the adder 4 and the automaton 7, setting the latter to the state "2 and, thereby, opening the circuit 6 and closing the circuit 3. Depending on the mode of operation of the counter, defined by a single signal to the wars 15 and 16 (15 - addition, 16 - subtraction), at the output adder -i on the Wits pulse X ± (mod 10), which passes through circuit 6 to the input of the register /, that 7 as an automaton is in state "2. The same pulse arrives at the inputs of circuits 8 and 9, which are controlled by signals from the outputs of trigger 10. If during the processing of the first bit of the register a transfer signal (loan) has arisen, then the trigger 10 is set by this signal to a bullet state, opening the circuit 9. Therefore the impulse from the output of circuit 9 will shift the switch of bits 2 by one bit to the left, set trigger 10 to one state and the automaton 7 - again to state "1. As a result, the unit will be added (subtracted) to the contents of the next register bit. If the transfer signal (loan) did not occur during the processing of the next bit, then circuit 8 is opened. The pulse from the output of circuit 8 sets the switch of bits 2 to the initial position, and the automaton 7 to the state “3”, where at both outputs of the automaton zero signals appear. With the arrival of the next input pulse, the process described is repeated.

В режиме сложени дл занесени в младщий разр д счетчика числа (mod 10) требуетс один такт, поскольку при фазоимпульсном представлении информации импульс Х+1 (mod 10) следует сразу же за импульсом X. Если при обработке младщего разр да возникает перенос, то дл его прибавлени к содержимому следующего разр да необходимо повторное срабатывание коммутатора 2, сумматора 4 и управл ющего автомата 7. Дл этого требуетс одиннадцать тактов. В случае,In addition mode, the number (mod 10) requires one tick to enter the younger digit of the counter, since the impulse X + 1 (mod 10) immediately follows the impulse X when the phase-impulse presentation of information occurs. to add it to the contents of the next bit, the switch 2, the adder 4, and the control automaton 7 need to be triggered again. Eleven cycles are required for this. When,

когда переносы могут по витьс во всех п разр дах счетчика, врем счета одного импульса будет равно 10 n-f-l тактов.when transfers can occur in all n bits of the counter, the count time of one pulse will be 10 n-f-l clock cycles.

В режиме вычитани дл занесени в младщий разр д счетчика числа X-1 (mod 10)In subtraction mode to put in the younger digit of the counter the number X-1 (mod 10)

требуетс дев ть тактов, так как при фазоимпульсном представлении информации импульс X- 1 (mod 10) может по витьс лишь через дев ть тактов после импульса X. Если сигналы заема возникают при обработке всех пNine clocks are required, since with the phase-impulse presentation of information, an X-1 pulse (mod 10) can appear only nine nine-beat after an X pulse. If loan signals occur during the processing of all

разр дов, то врем вычитани одного импульса равно 10 тактов. Следовательно, быстродействие описываемоимп/сек в рего счетчика составл етbits, then the time to subtract one pulse is 10 clock cycles. Therefore, the speed described by the example / sec in a reg counter is

10/г + 110 / g + 1

//

имп/сек в |зежнмеimp / s in zyzhnme

жиме сложени иpress and

10« + 910 "+ 9

вычитани , где / - тактова частота.subtraction, where / is the clock frequency.

Предмет изобретени Subject invention

Реверсивный счетчик, содержащий дес тичный фазоимпульсный регистр, дес тичный сумматор, коммутатор разр дов, генераторReversible counter containing decimal phase-impulse register, decimal adder, switch switch, generator

констант, генератор тактовых импульсов, схемы «И, «ИЛИ и триггер, причем выход генератора тактовых импульсов св зан со входом генератора констант, выходы которого соединены со входами сумматора, а выходыconstants, a clock pulse generator, an AND, OR circuit, and a trigger, the clock pulse output being connected to a constant generator input, the outputs of which are connected to the inputs of the adder, and the outputs

коммутатора разр дов св заны с дес тичным регистром, отличающийс тем, что, с целью повыщени быстродействи , в него дополнительно введены схемы «И и управл юща схема, причем выход суммы сумматора черезThe switch bits are associated with a decimal register, characterized in that, in order to improve speed, the AND and control circuit are additionally introduced, and the output of the sum of the adder is

первую схему «И, второй вход которой соединен с первым выходом управл ющего автомата , подсоединен ко входу регистра и ко второй и третьей схемам «И, вторые входы которых соединены с единичным и нулевымthe first circuit "And, the second input of which is connected to the first output of the controlling automaton, is connected to the input of the register and to the second and third circuits" And, the second inputs of which are connected to the unit and zero

выходами триггера, нулевой вход которого подключен к выходу нереноса сумматора, причем выход второй схемы «И соединен со входом установки в исходное положение коммутатора разр дов и со вторым входом управл ющего автомата, а выход третьей схемы «И соединен с единичным входом триггера, со входом сдвига коммутатора разр дов и через схему «ИЛР1, второй вход которой подсоединен ко входной клемме счетчика, с первымthe trigger outputs, the zero input of which is connected to the non-transfer output of the adder, the output of the second circuit AND connected to the installation input to the initial position of the switch of discharges and the second input of the control automaton, and the output of the third circuit AND connected to the single trigger input, to the input switch shift bits and through the scheme "ILR1, the second input of which is connected to the input terminal of the counter, with the first

входом управл ющего автомата, третий входcontrol input, third input

которого соединен со входом сумматора и с выходом четвертой схемы «И, входы которой подключены к выходу регистра и ко второмуwhich is connected to the input of the adder and the output of the fourth circuit "And, the inputs of which are connected to the output of the register and to the second

выходу управл ющего автомата, входы сложени и вычитани сумматора соединены со входными клеммами.the output of the control automat, the addition and subtraction inputs of the adder are connected to the input terminals.

/5 /6/ 5/6

ёходwalking