SU370604A1

SU370604A1 - DEVICE FOR COMPARING THE FOLLOWING EACH OTHER NUMBERS

Info

Publication number: SU370604A1
Application number: SU1416536A
Authority: SU
Inventors: Л. В. Усачев В. И. Горский А. Т. Тараненко
Priority date: 1970-03-20
Filing date: 1970-03-20
Publication date: 1973-02-15

Description

1one

Изобретение относитс к области цифровой вычислительной техники и обеопечивает сравнение следующих друг за другом чисел, представленных в число-импульсном коде, и выработку последовательности импульсов, соответствующей наибольшему из сравниваемых чисел .The invention relates to the field of digital computing and the two-way comparison of successive numbers represented in the number-pulse code, and the generation of a sequence of pulses corresponding to the largest of the compared numbers.

Известны устройства дл сравнени следующих друг за другом чисел, заданных последовательност ми имПульсов, содержащ.ие два счетных регистра с суммирующим и вычитающим входа1ми соответственно и обеспечивающие получение в одном ,и том же регистре наибольшего из сравниваемых чисел.Devices are known for comparing successive numbers given by sequences of pulses, containing two counting registers with summing and subtracting inputs, respectively, and providing the largest of the numbers being compared in one and the same register.

Недостатком этих устройств вл етс наличие счетных регистров с суммирую-щим и вычитающим (Входами и Необходимость сложной схемы переноса щифр из разр дов одного регистра в другой.The disadvantage of these devices is the presence of counting registers with summing and subtracting (Inputs and the Need for a complex scheme of transferring the code from the bits of one register to another.

Кроме того выбранное наиболь-щее число представлено не последовательностью импзльсов , 1как сравниваемые числа на входе устройства , а записано в другом коде в счетном регистре .In addition, the selected largest number is not represented by a sequence of impuls, 1 as compared numbers at the input of the device, but written in another code in the counting register.

Предлагаетс устройство, обеспечивающее получение иаибольщего лз сравниваемых чисел и содержащего два одинаковых счетных регистра только с суммирующими входами, а также упрощение схемы переноса чисел из одного регистра в другой и Выработка импульоной последовательности, соответствующей наибольще.му числу. Дл этого в устройство введены генератор импульсов и два триггера, причем входна клемма устройства соединена со входом первого регистра через ли;нию задержки и третью схему «ИЛИ и с Нулевым входом первого триггера, единичный вход которого соединен с клеммой «сброса , а единичный выход -со вторым входом первой схемы «И, третий в.ход которой соединен с генератором и входом третьей схемы «И, а выход - с вторым входом третьей схемы «ИЛИ и входом второго регистра через четвертую схему «ИЛИ, второй вход четвертой схемы «ИЛИ соединен с выходом второй схемы «И, а третий вход - с выходной клеммой устройства и с выходом третьей схемы «И, второй вход которой соединен с вы.ходом первой схемы «НЕ, а третий вход - с единичным выходом второго триггера, нулевой вход последнего соединен с выходом второй схемы «НЕ, а единичный вход--с клеммой «считывани .A device is proposed that provides the most large lz of compared numbers and contains two identical counting registers with only summing inputs, as well as simplifying the scheme for transferring numbers from one register to another and generating the pulse sequence corresponding to the largest number. To do this, a pulse generator and two triggers are entered into the device, the input terminal of the device is connected to the input of the first register via a delay, and the third OR circuit and the Zero input of the first trigger, the single input of which is connected to the reset terminal, and the single output with the second input of the first circuit “AND, the third inlet of which is connected to the generator and the input of the third circuit“ AND, and the output to the second input of the third circuit “OR and the input of the second register through the fourth circuit“ OR, the second input of the fourth circuit “OR is connected with access to the second circuit “And, and the third input - with the output terminal of the device and with the output of the third circuit“ And, the second input of which is connected to the output of the first circuit “NOT, and the third input - with the single output of the second trigger, the zero input of the last is connected to the output The second circuit is NOT, and the single input is with the read terminal.

На чертеже приведена блок-схема устройства .The drawing shows a block diagram of the device.

Перед началом работы регистры /, 2 и триггеры 5, 4 установлены в нулевое состо ние, при этом схемы «И 5, 6, 7 не пропускают имиульсы на вход регистров.Before the start of work, the registers f, 2 and triggers 5, 4 are set to the zero state, while the And 5, 6, 7 schemes do not allow the emulsions to enter the registers.

Импульсна последовательность, соответствующа первому сравни.ваемому числу NI, с ВХОДНОЙ 1клеммы 8 поступает через линию задержки 9 и схему «ИЛИ W только «а вход регистра 1, выходы разр дов которого через схему «ИЛИ 11 подготавливают прохождение единичиых имоульсов от генератора 12 на входы регистра 1, 2 через схему «И 5. После окончани первой последовательности импульсов €0 входа (с клеммы) «сброс 13 поступает сигнал сброса на единичный .вход триггера 5, Выходное напр жение которого открывает схему «И 5, через которую импульсы генератора лоступают «а .входы схем «ИЛИ 10, 14 и далее на -входы регистров /, 2. В момент переполнени разр дов регистра 1 снимаетс сипнал, поступающий 1на схему «И 5 через схему «ИЛИ 11, и прекращаетс далынейшее поступление им1пульсов в регистры. В регистре 1 при этом фиксируетс нулевое состо ние, а в регистре 2 -состо ние С - N (С - разр дность регистров), соответствующее дополнению первого из чисел и отличное, в общем случае, от нул . Выходные сигналы разр дов регистра 2 через схему «ИЛИ 15 поступают на .вход схемы «И 7 л обеспечивают прохождение следующей импульсной последовательности , соответствующей числу NZ, на входы регистра 1, 2. Так ,ка|к входные импульсы поступают в регистр 1 через линию задерж1ки 9, первый из имшульсов последовательности N2, подаваемый на вход триггера 3, успевает сн ть си/гнал с .первого входа схемы «И 5 раньше, чем он вновь по витс на ее втором входе, св занном с ,выходам.и разр ,дов регистра / через схему «ИЛИ //,The pulse sequence corresponding to the first comparison number NI, with INPUT 1 of terminal 8 goes through delay line 9 and the OR OR only circuit and the input of register 1, whose bit outputs through the OR 11 circuit prepare the passage of single pulses from the generator 12 to the inputs registers 1, 2 through the circuit "AND 5. After the end of the first pulse sequence € 0 of the input (from the terminal)" reset 13 a reset signal is sent to the unit input of the trigger 5, the output voltage of which opens the circuit "AND 5 through which the oscillator pulses The inputs of the circuits OR 10, 14 and further on the inputs of the registers /, 2 fall. At the moment of overflow of the bits of the register 1, the signal is received, arriving 1 on the circuit And 5 through the circuit OR 11, and the last receipt of pulses into the registers . In register 1, the zero state is fixed, and in register 2, the C – N state (C is the size of the registers) corresponding to the addition of the first of the numbers and excellent, generally, from zero. The output signals of register bits 2 through the circuit “OR 15 arrive at the input of the circuit“ And 7 liters ensure the passage of the following pulse sequence corresponding to the number NZ to the inputs of register 1, 2. So, as | the input pulses enter register 1 through the line delay 9, the first of the pulses of the sequence N2, applied to the input of trigger 3, has time to remove the sy / drive from the first input of the circuit "And 5 before it returns to its second input associated with the outputs, and Dov register / through the scheme "OR //,

Если второе число больще первого, то переполнение разр дов регистра 2 происходит раньще, чем закончитс поступление на вход 8 импульсной последовательности , так как С - NI -}- N2 С. При этом снимаетс сипнал, поступающий на вход схемы «И 7 через схему .«ИЛИ с выходов разр да регистра 2, прекраща дальнейшее поступление импульсов на вход регистра 2 и фиксиру в Н6М нулевое состо ние.If the second number is larger than the first, then the overflow of the bits of register 2 occurs earlier than the arrival of the pulse sequence at input 8, since C - NI -} - N2 C. At the same time, the signal arriving at the input of the "And 7" circuit is removed through the circuit. “OR from the register bit 2 outputs, stopping the further arrival of the pulses at the register 2 input and fixing the zero state in H6M.

После окончани записи в регистре 1 импульсной последователБности Ns это число вновь переписываетс в дополнительном коде в регистр 2 имлульсами генератора 12 при лодаче 1на единичный вход триггера 5 сигнала сброса.After the end of the recording in register 1 of the pulse sequence Ns, this number is again rewritten in the additional code into register 2 by the oscillations of the generator 12 when the module 1 is switched to the single trigger input 5 of the reset signal.

Если второе число меньще первого, то лосле прекращени поступлени имиульсной последовательности NS С в регистре 2 установитс состо ние, соответствук щее числу С - NZ С. После поступлени сигнала сброса через «И 5 и а входы регистров 1 и 2 постуиит С - импульсов генератора 12 в регистре 1 при этом установитс нулевое состо ние , а в регистре 2 лосле однок1ратного перепол1нени его разр дов у|ста1новитс число C - - - Ni, соответствующее большой импульсной последовательности .If the second number is less than the first, then the elimination of the arrival of the emulsion sequence NS C in register 2 will be set to the state corresponding to the number C - NZ C. After the receipt of the reset signal via P5 and 5 and the inputs of registers 1 and 2 postuit C - pulses of the generator 12 in register 1, the zero state will be set, and in register 2, the llose of one-time overrun of its bits will have the number C - - - Ni corresponding to a large pulse sequence.

Работа устройства при равенстве сравниваемых чисел аналогична рассмотренным случа м .The operation of the device with the equality of the compared numbers is similar to the considered cases m.

После окончани сравнени сер,ии импульсных последовательностей, соответствующих числам, наибольщее из чисел может быть восстановлено В виде последовательности им;пульсов генератора 12, поступающих на выходную клемму 16.After the end of the comparison of ser, and pulse sequences corresponding to the numbers, the greatest of the numbers can be reconstructed In the sequence, pulses of the generator 12, which are fed to the output terminal 16.

Сигнал считывани наибольшего числа поступает с входной клеммы 17 на единичный вход триггера 4, единичный выход которогоThe read signal of the largest number comes from the input terminal 17 to the single input of the trigger 4, the single output of which

св зан с одним из входов схемы «И 6, наconnected to one of the inputs of the circuit "And 6, on

второй вход которой через схему «ИЛИ 11 иthe second input is through the scheme "OR 11 and

схему «НЕ 18 поступает сигнал при нулевомthe circuit "NOT 18 receives a signal at zero

состо нии регистра 1.register state 1.

С выхода схемы «И 6 импульсы генератораFrom the output of the circuit "And 6 pulses of the generator

12 поступают на клемму /6 и через схему «ИЛИ 14 на вход регистра 2 до переполнени его разр дов, с выходов которых через схему «ИЛИ 15 и схему «НЕ 1 выдаетс сигнал, возвращающий триггер 4 в нулевое12 are fed to the terminal / 6 and through the circuit OR 14 to the input of register 2 before its bits overflow, from the outputs of which through the circuit OR 15 and the circuit NOT 1 a signal is returned that returns trigger 4 to zero

состо ние и прекращающий поступление импульсов со схемы «И 6. После этого .все узлы устройства оказываютс в исходном состо нии и схема готова к Сравнению новых чисел.state and stopping the arrival of pulses from the circuit "AND 6. After that, all the nodes of the device are in the initial state and the circuit is ready for Comparing new numbers.

Предмет изобретени Subject invention

Устройство дл сравнени следующих друг за другом чисел, содержащее два счетных регистра , линию задержки и логические схемыA device for comparing successive numbers, containing two counting registers, a delay line and logic circuits

«И, «ИЛИ и «НЕ, Причем выходы первого регистра подсоединены через первую схему «ИЛИ к входам первых схем «И и «НЕ, а выходы второго .регистра - через вторую Схему «ИЛИ к входам вторых схем «И“AND,“ OR and “NOT, Moreover, the outputs of the first register are connected through the first circuit“ OR to the inputs of the first circuits “AND and“ NOT, and the outputs of the second register - through the second circuit “OR to the inputs of the second circuits“ AND

и «НЕ, второй вход схемы «И соединен с входной клеммой устройства, отличающеес тем, ЧТО, с целью сокращени аппаратурных затрат, в него введены генератор импульсов и два тр.ИГгера, причем входна клемма устройства соединена Со входом первого регистра через линию задержки и третью схему «ИЛИ и с (Нулевым входом первого триггера, единичный вход которого Соединен с клеммой «сброса, а единичНый выход - со .вторым входом Первой Схемы «И, третий вход которой соединен с генератором и входом третьей схемы «И, а выход - со вторым входом третьей схемы «ИЛИ .и входом второго регист.ра через четвертую схему «ИЛИ, второй вход четвертой Схемы «ИЛИ соединен с выходом второй схемы «И, а третий вход--с выходной клеммой устройства и с выходом третьей схемы «И, второй вход которой (соединен с выходом первой Схемы «НЕ, а третийand "NOT, the second input of the circuit" AND is connected to the input terminal of the device, characterized in THAT, in order to reduce hardware costs, a pulse generator and two trms are inserted into it. An input terminal of the device is connected to the input of the first register through a delay line and the third circuit "OR and with (Zero input of the first trigger, the single input of which is connected to the reset terminal, and the single output - with the second input of the First" circuit; And, the third input of which is connected to the generator and the input of the third "And, and the output - with the second input of the third circuit "OR. And the input of the second registrar through the fourth circuit" OR, the second input of the fourth circuit "OR connected to the output of the second circuit" AND, and the third input - with the output terminal of the device and with the output of the third circuit "AND, the second input of which ( connected to the output of the first scheme "NOT, and the third

вход - с единичным выходом второго триггера , нулевой вход последнего соединен с выходом второй схемы «НЕ, а единичный вход - с клеммой «считывани .the input is with the single output of the second trigger, the zero input of the latter is connected to the output of the second "NOT circuit, and the single input with the" read terminal.

СбросReset