SU877612A1 - Буферное запоминающее устройство - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использо вано дл  согласовани  работы высокоскоростных ЦВМ с низкоскоростными уст ройствами ввода-вывода. Известно буферное запоминающее уст ройство, содержащее накопитель, счетчик адресов, блок управлени  и элемен ты И и ИЛИ D. Недостатком известного устройства  вл етс  сложность схемной реализации Наиболее близким по технической сущности к предлагаемому  вл етс  буферное запоминающее устройство, содержащее оперативный накопитель, регистр сдвига, блок управлени , счетчик адресов, счетчик разр дов, элементы ИЛИ и элементы И 2. Недостатком известного устройства  вл етс  то, что в нем возможны случайные искажени  информации при записи ее в матрицу оперативной пам ти вызванные индустриальными помехами что снижает дос оверность записи. Цель изобретени  - повышение надежности устройства. Поставленна  цель достигаетс  тем, что в буферное запоминающее устройство , содержащее оперативный накопитель , первые адресные входыкоторого подключены к выходам элементов ИЛИ, вторые адресные входы - к выходам счетчика разр дов, управл клцие входы оперативного накопител  и вход счетчика разр дов подключены к соответствукицим управп кщим входам блока управлени , первые входы элементов ИЛИ  вл ютс  адресными входами устройства, а вторые входы элементов ИЛИ подключены к выходам счетчика адреса, вход которого подключен к соответствующему управл ющему выходу блока управле- ии , сдвиговый регистр первый информационные входы которого подключены к информационным выходам блока управлени , а выходы к первым входам элементов И, управл ющие входы сдвигового регистра и вторые входы элементов И 38 подключены к соответствующим управл ющим выходам блока управлени , информационный вход оперативного накопител  подключен к соответствующему выходу сдвигового регистра, дополнитель но введены дополнительные элементы И, элемент сравнени  и дополнительный элемент ИЛИ, выход которого подключен ко второму информационному входу сдви гового регистра, первый вход дополнительного элемента ИЛИ подключен к информационному входу оперативного накопител  и к первому входу первого до полнительного элемента И, выход которого подключен к первому входу эле мента сравнени , вторые входи дополни тельных элементов И подключены к соот ветствующему выходу блока управлени . На фиг. 1 приведена структзфна  схема устройства; на фиг. 2 показана временна  диаграмма работы устройства . Буферное запоминак цбе устройство содержит матрицу оперативного накопител  1, сдвиговый регистр 2, блок 3 управлени , счетчик 4 адресов, счетчик 5 раэр дов, элементы ИЛИ 6,| ...6, элементы И 7f ...7)i,, дополнительный элемент ИЛИ 8, первый дополнительный элемент И 9, второй дополнительный элемент И 10, элемент 11 сравнени , управл ющие входы 12 и- 13 оператив-. кого накопител , информационный вход первые адресные входы 15 ... 15 , вто- рые адресные входы 16. ... 1 б,, выход t оперативного накопител , информационйый вход 18 последовательной.-аалиси сдвигового регистра 2, упрарп к цие входы 19-22, и информационные входы 23.) ...23.J/ параллельной записи сдви гового регистра, входы устройства 24fl...24tc и 25....25ц. Перед началом работы устройства схема приводитс  в исходное состо ние , т.е. на управл кщий вход 13 оперативного накопител  I и управл ющий вход 21 сдвигового регистра 2 поступают сигналы разрешени  записи (фиг.2 и фиг. 2 6 с блока 3 управлени , а на вторые входы элементов И 7...7)с поступает сигнал запрета. На первые адресные входы 15 . ..I5„ матрицы оперативного накопител  через злеме ты ИЛИ 6...6п со счетчика 4 адресов поступает адрес записи первого информационного слова, а на вторые адресшле входы 16...16 со счетчика 5 раз . р дов поступает адрес записи первого 24 . разр да. Схема готова к работе в режиме записи. Устройство работает следующим образом . При поступлении информационного слова на входы 25...25« (фиг, 28)блока 3 управлени , блок 3 пропускает это слово на информационные входы 23,..23ц параллельной записи сдвигового регистра 2 и формирует импульс записи на входе 22 (фиг. 2t) этого регистра.« По заднему фронту импульсазаписи (фиг. 2 г.) блок 3 управлени  выдает сигнал Разрешение сдвига на вход 19 (фиг. 2Э) сдвигового регистра 2 и снимает сигнал разрешени  записи со входа 21 (фиг. 25). После этого с блока 3 управлени  поступают импульсы записи на вход 12 (фиг 2е) оператив4 ного накопител , и импульсы сдвига ° на вход 20 (4мг. 2) сдвигового регистра 2 и вход счетчиков разр дов 5. импульсы сдвига формируютс  так, что их передний фронт совпадает с задним фронтом импульсов записи. Информаци  К-го разр да информационного слова, поступающа  с К-го разр да сдвигового регистра 2, записываетс  первым импульсом записи по входу 12 (ф«г. 9е) по адресу первого разр да в матрицу оперативного накопител  1. Первым импульсом сдвига по входу 20 (фиг. 2 ) сдвигового регистра 2 информационное слово, записанное в. нем, сдвигаетс  на один разр д, и одновременно информаци  К-го разр да информационного слова, поступающа  с К-го разр да сдвигового регистра 2 через дополнительный элемент ИЛИ 8 на вход 18 сдвигового регистра 2, записываетс  в его 1-ый разр д. По заднему фронту первого импульса сдвига на выходе К-го разр да регистра 2 по вл етс  информаци  К-1-го разр да информационного слова. Сигналом, поступающим с блока 3 управлени  на вход счетчика 5 разр дов, этот счетчик переключаетс  и с его входа на вторые адресные входы 16/1 ... 16|fl матрицы оперативного накопител  поступает адрес записи второго разр да. Информаци  К-1-го разр да информационнога слова записываетс  в матрицу оперативного накопител  по адресу записи второго разр да вторым импульсом записи по входу 12 (фиг. 2е) оперативного накопител  1. Второй импульс сдвига по входу 20 сдвигового регистра 2 сдвигает инфор58 мациониое слово, записанное в этом ре гистре еще на один разр д. Одновременно информаци  К-1-го разр да информационного слова, поступающа  с разр да сдвигового регистра 2 через дополнительный элемент ИЛИ 8 на вход 18 сдвигового регистра 2, записываетс  в его 2-ои разр д. По заднему фронту второго импульса сдвига на выходе К-го разр да регистра 2 по вл етс  информаци  К-2-го разр да информационного слова. К-2-ый разр д информационного«слова записываетс  третьим импульсом записи f матрицу оперативного накопител  по адресу записи третьего разр  да. Третий импульс сдвига сдвигает информационное слово, записанное в сдвиговом регистре еще на один разр д . Одновременно информаци  К-2-го разр да информационного слова, поступающа  с К-го разр да сдвигового регистра записываетс  в его третий разр д . Этот процесс записи и сдвига продолжаетс  до тех пор, пока не записываетс  первый разр д информационного слова в оперативный накопитель 1 по К-ому адресу записи и в первый разр д сдвигового регистра 2. Исходна  информаци  записана в накопитель 1 задними разр дам вперед (все К разр дов ) . После записи информационного слова в оперативный накопитель блок 3 управлени  снимает сигнал разрипени  записи с входа 13 (фиг, 2q). Новое состо ние соответствует режиму считывани . При этом счетчик 4 адресов записи остаетс  в том же состо нии, на адресных входах 13... 15 оперативного накопител  1 присутствует адрес записанного слова. На вторые адресные входы 16д... 16 матрицы с выходов счетчика 5 разр дов поступает адрес К-го разр да. Блок 3 управлени  формирует импуль сы считывани , поступающие на вход 12 ( фиг. 2е)оперативного накопител  1 . импульсы сдвига, поступающие на вход (фиг. 2) сдвигового регистра 2 и уаг пульсы управлени  сравнением, поступак цие на вторые входы дополнительньрс элементов И 9 и 10. Первым импульсом считывани  (фиг.2 из оперативного накопител  1 иэвлекаетс  информаци  К-го разр да Информационного слова (фиг. 2и), поступаю ща  с выхода 7 на первый вход дрпол нительного элеме,нта И 9, а с вюсода 2 .6. К-го разр да сдвигового регистра 2 поступает информаци  К-го разр да информационного слова (фиг. 2к)на первый вход дополнительного элемента И 10. При первом импульсе управлени  сравнением (фиг. 2Л) информаци , снимаема  с выходов дополнительных элементов И 9 и 10, поступает на входы, элемента П сравнени . При совпадении информации на обоих входах элемента 11 сравнени  на ее выходе сигнала не будет. По заднему фронту импульса сдвига (фиг. 2ж) следующего за первым импульсом считывани , на выходе К-го разр да регистра 2 по вл етс  информаци  ..К-1-го разр да информационного слова (4иг. 2к). По сигналу с блока 3 управлени  с выходов счетчика разр дов 5 на вторые адресное входы 16. .,. 16 матрицы поступает адрес Х-1-го разр да, Вторым импульсом считывани  (4иг.2е) из оперативного накопител  извлекаетс  информаци  К-1-го разр да информационного слова (фиг. 2w), поступамща  с выхода 17 на первый вход дополнительного элемента И 9, ас выхода К-го разр да регистра 2 снимаетс  информаци  К-гО разр да информахц онногб слова (фиг. 2К на первый вход дополнительного элемента И 10. При втором импульсе управлени  сравнением (фиг. 2 Л) с выходов дополнительных элементов И 9 и 10 на вхрды элемента 1I сравнени  поступает информаци  К-1-ГО разр да И1 рмационного слова. При совпадении информации на обоих входах элемента i1 сравнени  на ее выходе сигнала не будет. По заднему фронту сле;цу1бщего импульса сдвига (фиг, 2 Ж) на выходе К-го разр да регистра 2 по вл етс  информаци  К-2-ГО разр да информационного слова (фиг, 2 к). Этот процесс считывани , поразр д ного сравнени  и сдвига продолжаетс  до тех пор, пока не происходит сравнение информации 1-го разр да информационного слова, снимаемой с выхода 17 и с К-го разр да сдвигового регистра 2, При поразр дном сравнении и совпадении информации на обоих вхддах элемента 11 сравнени  на ее вьпсо- де сигнала не будет. Следовательно все К разр дов ин- формационного слова записан 1 в оперативный накопитель 1 правильно. После этого блок 3 управлени  формирует им7 8

пульс (фиг. 23), которьй поступает на вход счетчика 4 адресов и переключает его, выбира  адрес следующего информационного слова. Кроме того, блок 3 управлени  сштает сигнал разрешени  сдвига со входа19 (фиг. 2д), подает сигнал разрешени  параллельной записи на вход 20 (фиг. 2 S) сдвигового регистра 2 и подает сигнал разрешени  записи на вход 13 (фиг. 2ci) операти ного накопител  1. Таким образом, буферное запоминающее устройство готово к записи следующего информационного слова.

В случае несовпадени  информации по какому-либо разр ду информационного слова, снимаемой с выхода 7 и с К-го разр да сдвигового регистра 2, при соответствующем импульсе управле,ни  сравнением на выходе элемента 11 сравнени  по вл етс  импульс сигнала.

Этот сигнал используетс  дл  повторени  параллельной записи информационного слова из блока 3 управлени  в сдвиговый регистр 2 и поразр дной переписи его в оперативный накопитель 1

с последующим процессом поразр дного сравнени  информации с помощью элемента 11 сравнени , описанного вьппе. Повторение записи и последующее поразр дное сравнение информации осуществл етс  в паузе между импульсами следовани  информационных слов (фиг,2

После записи определенного числа информационных слов, которое определ етс  емкостью счетчика Д адресов Записи, блок 3 управлени  снимает сигнал разрешени  записи со входа 13. Это состо ние соответствует режиму считывани . Кроме того, блок 3 управлени  устанавливает счетчик 5 разр дов в состо ние, соответствующее адресу первого разр да считывани .

Рассмотрим работу устройства в режиме считывани  . Адрес считываемого информационного слова поступает на входы 24...24п элементов ИЛИ 6...6 (фиг. 2) и через эти элементы - на первые адресные входы 15;...15f оперативного накопител  1. На вторые адресные входы 16... 16 с выходов счетчика 5 разр дов поступает адрес первого разр да считывани .

Блок 3 управлени  формирует сигналы разрешени  сдрига (фиг. 2м) и запрет записи (фиг. 25) , поступающие соответственно на.входы 19 и 21 сдвигового регистра 2, а также им28

пульсы считывани  (фиг. 2е) , поступающие на вход 12, и сдвига (фиг. 2 ж , поступаюп(ие на вход 20 сдвигового регистра 2. Так как информаци  в буферное запоминающее устройство была записана задними разр дами вперед, то первым импульсом считывани  (фиг. 2е) извлекаетс  из матриць оперативной пам ти информаци  К-го разр да информационного слова, котора  с выхода 17 поступает через дополнительный элемент ИЛИ 8 на информационный вход 18 последовательной записи сдвигового регистра 2 и записываетс  в первый разр д этого регистра первым импульсом сдвига. Счетчик 5 разр дов по сигналу с блока 3 управлени  подготавливает адрес второго разр да считывани . Вторым импульсом считывани  извлекаетс  информаци  К-1-го разр да информациднного слова. Эта информаци  поступает на вход 18 сдвигового регистра 2. Вторым импульсом сдвига информаци  К-го разр да, записанна  в первом разр де сдвигового регистра 2 сдвигаетс  на один разр д, а в первый раз- р д регистра 2 записываетс  информаци  К-1-ГО разр да. Процесс считывани  информации из оперативного Hagoпител  1 и запись ее в сдвиговый регистр 2 продолжаетс , пока не будет считано все информационное слово. После считывани  первого разр да информационного слова и записи его в сдвиговый регистр 2, блок 3 управлени  подает сигнал (фиг. 2 Л) на вторые вход элементов И 7 ... 7к и информаци  выбранного слова с выходов элементов И 7 t..7(j поступает на приемно устройство. Следующее информационное слово считываетс  из матрицы оперативного накопител  J аналогичным образом Использование предлагаемого изобретени  позвол ет повысить достоверность записи информации в оперативный накопитель. Ошибки, возникающие при сбое во врем  записи какого-либо информационного слова в накопитель 1, устран ютс  повторением записи этого слова с последующим поразр дным сравнением информации, осуществл емыми в паузе между импульсами следовани  информационных слов. Таким образом, повышаетс  надежность устройства.

Claims (2)

1. Формула изобретений

   Буферное запоминающее устройство, содержащее оперативный накопитель. 9 первые адресные входы которого подключены к выходам элементов ИЛИ, вторые адресные входы - к выходам счетчи ка разр дов, управл ющие входы оперативного накопител  и вход счетчика разр дов подключены к соответствующим управл ющим выходам блока управлени , первые входы элементов ИЛИ  вл ютс  адресными входами устройства, а вторые входы элементов ИЛИ подключены к выходам счетчика адреса, вход которого подключен к соответствующему управл ющему выходу блока управлени , сдвиговый регистр, первые информационны% входы которого подключены к информационным выходам блока управлени , а выходы к первым входам элементов И, управл ющие входы сдвигового регистра и вторые входы элементов И подключены к соответствующим управл ющим выходам блока управлени , информационный вход оперативного накопител  подключен к соответствующему выход сдвигового регистра, отличающеес  тем, что, с целью повышени  надежности устройства, оно содер210 . жит дополнительные элементы И, элемент сравнени  и дополнительньй элемент ИЛИ, выход которого подключен ко второму информационному входу сдвигового регистра, первый вход дополнительного элемента ИЛИ подключен к информационному входу оперативного накопител  и к первому входу первого дополнительного элемента И, выход которого подключен к первому входу элемента сравнени , второй вход дополнительного элемента ИЛИ подключен к.выходу оперативного накопител  и к первому входу второго дополнительного элемента И, выход которого подключен ко второму входу элемента сравнени , вторые входь дополнительных элементов И подключены к соответствующему выходу блока управлени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 515154, кл. Q 11 С 9/00, 1974.
2. 2.Авторское свидетельство СССР по за вке № 2622625/18-24, кл. Q П С 9/00, 1978 (прототип. Инсрормаци : i i о f 1 1001111111 пп ппп ппппппп

   Инсрормаци :

   M

   н о

   п

   Г1

   Puz.i i 1 0-1 11001111111 ппппппппппппппп