SU873435A1 - Устройство дл приема дискретной информации - Google Patents

Устройство дл приема дискретной информации Download PDF

Info

Publication number
SU873435A1
SU873435A1 SU792826614A SU2826614A SU873435A1 SU 873435 A1 SU873435 A1 SU 873435A1 SU 792826614 A SU792826614 A SU 792826614A SU 2826614 A SU2826614 A SU 2826614A SU 873435 A1 SU873435 A1 SU 873435A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
block
combination
memory
Prior art date
Application number
SU792826614A
Other languages
English (en)
Inventor
Александр Григорьевич Бирюков
Александр Николаевич Хрустальков
Original Assignee
Войсковая Часть 25871
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 25871 filed Critical Войсковая Часть 25871
Priority to SU792826614A priority Critical patent/SU873435A1/ru
Application granted granted Critical
Publication of SU873435A1 publication Critical patent/SU873435A1/ru

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ
I
Изобретение относитс  к технике передачи данных и может использоватьс  в аппаратуре передачи дискретной информации с решающей обратной св зью.
Известно устройство дл  приема дискретной информации, содержащее блок управлени , первый выход которого соединен с одними входами первого, второго и третьего блоков пам ти и первым входом блока сравнени , ко второму входу которого подключен выход первого блока пам ти, другой вход которого соединен с первым выходом основкого декодирующего блока и с входом блока сравнени , выход которого подключен к первому входу блока управлени  второй выход которого соединен с первым входом регистра, одним входом делител  и первым входом выходного блока пам ти, вт(ой вход которого соединен с выходом решающего блока и входом дополнительного декодирующего блока, выход которого подключен ко второму входу регистра, выхоД которого соединен со вторым входом блока управлени  и с другим входом делител , выход которого подключен к третьему блока управлени , причем другие входы второго и третьего блоков пам ти соединены
С выходом промежуточного блока пам ти, вход которого соединен со входом основного декодирующего блока, второй выход которого подключен к третьему входу регистра 1 .
Однако в известном устройстве верность Приема мала.
Цель изобретени  - повышение верности приема.

Claims (1)

  1. Цель достигаетс  тем, что в устройство дл  приема дискретной информации введены четвертый, п тый и шестой блоки пам ти, счетчик, шесть ключей и п ть элементов ИЛИ, при этом выход первого элемента ИЛИ соединен с первым входом первого ключа и с первым входом четвертого блока пам ти, выход которого подключен к первому входу второго элемента ИЛИ, выход которого соединен с первым входом решающего блока, второй вход которого соединен с третьим входом выходного блока пам ти и выходом третьего элемента ИЛИ, к первому входу которого подключен выход п того блока пам ти, первый вход которого соединен с первым входом второго ключа и с выходом четвертого элемента ИЛИ, к первому входу которого подключен выход третьего ключа, первый вход которого соединен с первыми входами четвертого и п того ключей и с выходом шестого блока пам ти, первый вход которого соединен со вторыми входами четвертого и п того блоков пам ти и с третьим выходом блока управлени , четвёртый выход которого подключен ко второму входу п того ключа, выход которого соединен с первым входом п того элемента ИЛИ, второй вход которого соединен с выходом шестого ключа, первый вход которого соединен со вторыми входами первого и второго ключей и с п тым выходом блока управлени , четвертый вход которого соединен со вторыми входами третьего и четвертого ключей и выходом счетчика, первый и второй входы которого соединены соответственно с первым и вторым входами регистра, причем выход четвертого ключа подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом второго блока пам ти, другой вход которого соединен со вторым входом шестого блока пам ти и с вторым входом шестого ключа, выход третьего блока пам ти подключен ко второму входу четвертого элемента ИЛИ, а вторые входы второго и третьего элементов ИЛИ соединены с выходами соответственно первого и второго ключей. На чертеже представлена структурна  электрическа  схема предложенного устройства . Устройство дл  прие.ма дискретной информации содержит основной декодирующий блок 1, регистр 2, первый-шестой блоки.З- 8 пам ти соответственно, делитель 9, выходной блок ГО пам ти, решающий блок 11, дополнительный декодирующий блок 12, промежуточный блок 13 пам ти, блок 14 сравнени , блок 15 управлени , счетчик 16, шесть ключей 17-22 и п ть элементов ИЛИ 23-27. Устройство работает следуюш,им образом. На входы промежуточного блока 13 и ОСНОВНОГО декодирующего блока 1 поэлементно поступают П-элементные кодовые комбинации . В случае отсутстви  или необнаружени  ошибок прин тые комбинации с выхода промежуточного блока 13 поэлементно поступают на вход выходного блока 10 через шестой ключ 22 и п тый элемент ИЛИ 27. С выхода выходного блока 10 в случае необнаружени  ошибок в следующей кодовой комбинации информационные элементы поступают на регистрирующее устройство (на чертеже не показано). При обнаружении в прин той комбинации ошибки сигналом с выхода основного декодирующего блока 1 запускаетс  регистр 2, а сигналом с выхода блока 15 осуществл етс  блокировка выхода выходного блока 10. При этом элементы комбинации , предшествующей ощибочной, записанные в выходном блоке 10, стираютс  сигналом с выхода блока 15, открываютс  информационный вход третьего блока 5 и вход первого блока 3, элементы прин той с ошибкой и следующих за ней комбинаций записываютс  в третьем блоке 5, а их признаки - в первом блоке 3, причем комбинаци м , прин тым без ошибки, присваиваетс  признак «О, а прин тым с ошибкой - признак «1. При повторном приеме запрашиваемой комбинации регистр 2 сигналом с выхода блока 15 запускаетс  вновь независимо от того с ошибкой или без ошибки принимаетс  эта комбинаци . В случае отсутстви  ошибок в запрашиваемой комбинации при повторении йа выходе блока 14 после приема каждой комбинации образуютс  соответствующие сигналы , по которым при помощи блока 15 повтор емые комбинации записываютс  на вход выходного блока 10 с выхода промежуточного блока 13 через шестой ключ 22 и п тый элемент ИЛИ 27 или с выхода третьего блока 5 через четвертый элемент ИЛИ 26, второй ключ 18 и третий элемент ИЛИ 25. В случае приема комбинации с ошибкой при первом и повторном приемах ее запрашивают вновь. В этом случае цикл блокировки начинаетс  сначала. В случае обнаружени  ошибки в запрашиваемой комбинации при повторении выход выходного блока 10 блокируетс  вновь. При этом на выходе блока 14 после приема каждой комбинации образуетс  соответствующий сигнал, в соответствии с которым при помощи блока 15 элементы повтор емой комбинации, записанные во втором блоке 4, стираютс  и записываютс  в третьем блоке 5 вместо записанных там при первом приеме элементов соответствующей комбинации. В последнем случае в первом блоке 3 записываетс  признак «О вместо записанного там признака «1. При приеме запрашиваемой комбинации в третий раз независимо от наличи  или отсутстви  ошибок регистр 2 запускаетс  третий раз подр д сигналом с выхода блока 15, но блокировка выхода выходного блока 10 не производитс . В случае приема комбинации с ошибкой все три раза элементы этой комбинации с выхода промежуточного блока 13 через шестой ключ 22 и п тый элемент ИЛИ 27, с выхода второго блока 4 через первый элемент ИЛИ 23, первый ключ 17, второй элемент ИЛИ 24, с выхода третьего блока 5 через четвертый элемент ИЛИ 26, ключ 18, третий элемент ИЛИ 25 поступают на соответствующие входы решающего блока 11 и одновременно записываютс  в четвертый, п тый и шестой блоки 6-8 соответственно. Если после поэлементного мажоритарного сложени  нова  сформированна  комбинаци , котора  подаетс  на вход дополнительного декодирующего блока 12, не содержит ошибок, то она поступает на вход выходного блока 10, при этом элементы комбинации стираютс  с блоков . Если после мажоритарного сложени  нова  комбинаци  содержит ошибки, то она запрашиваетс  в четвертый раз. В случае обнаружени  ошибки во вновь сформированной комбинации она запрашиваетс  в п тый раз. Если во вновь сформированной комбинации после ее поэлементного мажоритарного сложени  вновь обнаружена ошибка , то перезапись прин той комбинации осуществл етс  так же как и при приеме запрашиваемой комбинации в четвертый раз. В случае необнаружени  ошибки в сформированной комбинации после мажоритар . ного сложени , ее информационные элементы через выходной блок 10 поступают к получателю, а элементы комбинации, записанные в четвертом, п том и шестом блоках 6-8 стираютс  сигналом, поступающим с блока 8. Каждый раз при приеме запрашиваемой комбинации с ошибкой следующие за ней комбинации, которые не искажены, поступают в третий блок 5 пам ти в соответствии с сигналами, поступающими с блока 14 через блок 8. Использование предложенного устройства уменьшает средний риск приема комбинации с ощибкой, вследствие чего уменьшаетс  среднее число переспросов и веро тность задержки сообщени , а это позвол ет увеличить скорость передачи информации. Формула изобретени  Устройство дл  приема дискретной информации , содержащее блок управлени , первый выход которого соединен с одними входами первого, второго и третьего блоков пам ти и первым входом блока сравнени , ко второму входу которого подключен выход первого блока пам ти, другой вход которого соединен с первым выходом основного декодирующего блока и с третьим входом блока сравнени , выход которого подключен к первому входу блока управлени , второй выход которого соединен с первым входом, регистра, одним входом делител  и первым входом выходного блока пам ти, второй вход которого соединен с выходом решающего блока и входом дополнительного декодирующего блока, выход которого подключен ко второму входу регистра, выход которого соединен со вторым входом блока управлени  и с другим входом делител , выход которого подключен к третьему входу блока управлени , причем другие входы второго и третьего блоков пам ти соединены с выходом промежуточного блока пам ти, вход которого соединен с входом, основного декодирующего блока, второй выход которого подключен к третьему входу регистра, отличающеес  тем, что, с целью повышени  верности приема, введены четвертый, п тый и шестой блоки пам ти, счетчик, шесть ключей и п ть элементов ИЛИ, при этом выход первого элемента ИЛИ соединен с первым входом первого ключа и с первым входом четвертого блока пам ти, выход которого подключен к первому входу второго элемента ИЛИ, выход которого соединен с первым входом решающего блока, второй вход которого соединен с третьим входом выходного блока пам ти и выходом третьего элемента ИЛИ к первому входу которого подключен выход п того блока пам ти, первый вход которого соединен с первым входом второго ключа и с выходом четвертого элемента ИЛИ, к первому входу которого подключен выход третьего ключа, первый вход которого соединен с первыми входами четвертого и п того ключей и с выходом шестого блока пам ти, первый вход которого соединен со вторыми входами четвертого и п того блоков пам ти и с третьим выходом блока управлени , четвертый выход которого подключен ко второму входу п того ключа, выход которого соединен с первым входом п того элемента ИЛИ, второй вход которого соединен с выходом щестого ключа, первый вход которого соединен со вторыми входами первого и второго ключей и с п тым .выходом блока управлени , четвертый вход котррого соединен со вторыми входами третьего и четвертого ключей и выходом счетчика, первый и второй входыкоторого соединены соответственно с первым и вторым входами регистра, причем выход четвертого ключа подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом второго блока пам ти, другой вход которого соединен с вторым входом шестого блока пам ти и с вторым входом Шестого ключа, выход третьего блока пам ти подключен ко второму входу четвертого элемента ИЛИ, а вторые входы второго и третьего элементов ИЛИ соединены с выходами соответственно первого и второго ключей. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 531293, кл. Н 04 L 1/10, 1974 (прототип).
SU792826614A 1979-10-09 1979-10-09 Устройство дл приема дискретной информации SU873435A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792826614A SU873435A1 (ru) 1979-10-09 1979-10-09 Устройство дл приема дискретной информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792826614A SU873435A1 (ru) 1979-10-09 1979-10-09 Устройство дл приема дискретной информации

Publications (1)

Publication Number Publication Date
SU873435A1 true SU873435A1 (ru) 1981-10-15

Family

ID=20853627

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792826614A SU873435A1 (ru) 1979-10-09 1979-10-09 Устройство дл приема дискретной информации

Country Status (1)

Country Link
SU (1) SU873435A1 (ru)

Similar Documents

Publication Publication Date Title
SU1003773A3 (ru) Устройство приема и кодировани сигналов дл идентификации объектов
US20170214414A1 (en) CONSTRUCTION METHOD FOR (n,n(n-1),n-1) PERMUTATION GROUP CODE BASED ON COSET PARTITION AND CODEBOOK GENERATOR THEREOF
SU873435A1 (ru) Устройство дл приема дискретной информации
SU516087A1 (ru) Устройство дл приема телеграфической информации
SU531293A1 (ru) Устройство дл приема дискретной информации
US4003042A (en) System for the transfer of two states by multiple scanning
SU693363A1 (ru) Устройство дл ввода информации
SU822120A1 (ru) Устройство дл сокращени избыточностииНфОРМАции
SU649152A1 (ru) Устройство анализа кодовых комбинаций
SU651479A2 (ru) Устройство исправлени стираний
SU1091211A1 (ru) Устройство дл обнаружени ошибок при передаче кодов
SU1465889A1 (ru) Устройство дл контрол датчика информации
SU411453A1 (ru)
SU748871A1 (ru) Декодирующее устройство дл систем телемеханики
SU932636A2 (ru) Устройство дл обнаружени ошибок
SU843215A1 (ru) Декодирующий накопитель
SU1513435A1 (ru) Устройство дл синхронизации приема сигналов
SU1200319A1 (ru) Адаптивный передатчик телеметрической информации
JPS584291Y2 (ja) 制御デ−タ信号検出装置
SU788406A1 (ru) Устройство приема дискретной информации с решающей обратной св зью
SU1531227A1 (ru) Устройство дл исправлени ошибок кодов Боуза-Чоудхури-Хоквингема
SU962948A1 (ru) Устройство переменного приоритета
SU860335A1 (ru) Устройство дл исправлени ошибок в дискретной информации
SU1005059A1 (ru) Мажоритарное декодирующее устройство
SU943693A1 (ru) Устройство дл ввода информации