SU817902A1 - Устройство формировани многоступен-чАТОгО КВАзиСиНуСОидАльНОгО ТРЕХфАз-НОгО НАпР жЕНи - Google Patents

Description

(54) УСТРОЙСТВО ФОРМИРОВАНИЯ МНОГОСТУПЕНЧАТОГО КВАЗИСИНУСОИДАЛЬНОГО ТРЕХФАЗНОГО НАПРЯЖЕНИЯ

жение-частота, счетчик импульсов, дешифратор и формирователи по числу фаз, дополнительный счетчик, дополнительный дешифратор , триггеры по количеству фаз формируемого напр жени  и дополнительные ключи, количество которых определ етс  фазностью формируемого напр жени , причем выход каждого формировател  подключен к суммируюш,ей точке каждой фазы через соответствующие дополнительные ключи , цепи управлени  которых св заны с дополнительным дешифратором, управл юш,ие также через соответствующие триггеры дополнительными выходными ключами, а вход дополнительного дешифратора св зан со счетчиком через дополнительный счетчик 4

Недостаток устройства - преувеличенный диапазон формирователей напр жени . Так, в нем имеютс  три диапазона формирователей напр жени  отдельных участков синусоиды от 0,00им до 0,86UAA, от 0,86UM до 0,ООиллИ от 0,86U до 1,OOU,.

Другим недостатком устройства  вл етс  асимметри  его выходного напр жени , вызванна  применением инвертора дл  формировани  одной пол рности выходного напр жени , что приводит к изменению фазы и амплитуды напр жени  относительно входного напр жени , а также другой пол рности выходного напр жени , где формирователь подключаетс  пр мо к выходу.

Цель изобретени  - улучшение качества выходного напр жени  и упрощение устройства .

Поставленна  цель достигаетс  тем, что устройство формировани  многоступенчатого квазисинусоидального трехфазного напр жени , содержащее регулируемый генератор тактовой частоты, выход которого подключен ко входу распределител  импульсов, а выход распределител  импульсов св зан со входом Т-триггера, с распределител ми потенциалов по числу выходных фаз и со входами цифроаналоговых преобразователей числом, равных числу формируемых участков синусоиды причем последние св заны ключами двусторонней проводимости с задатчиком уровн  посто нного напр жени  и с инвертирующим усилителем с единичным усилением, дополнительно снабжено реверсивными двоичными счетчиками двоичного кода и RS-триггером , причем выходы реверсивных двоичных счетчиков подключены ко входам цифроанало говых преобразователей, а их входы - к выходам распределител  импульсов и RSтриггера , вход которого подключен к выходу распределител  импульсов.

Улучшение качества выходного напр жени  достигаетс  тем, что формирование выходного напр жени  обеих пол рностей осуществл етс  в одинаковых услови х, т. е. уже на входе цифроаналогового преобразовател  подключаетс  необходима  пол рность посто нного напр жени  и, следовательно , не имеетс  причин дл  возникновени  асимметрии, присущей известному устройству .

В предлагаемом устройстве сокращены диапазоны участков формируемой синусоиды , т. е. каждый, цифроаналоговый преобразователь формирует определенные уровни, которые не формируют другие цифроаналоговые преобразователи.

Применение цифроаналоговых преобразователей двоичного кода позвол ет сократить число ключей двусторонней проводимости и число резисторов, т. е. дл  формировани  каждой ступени аналоговой величины включаетс  один или несколько ключей двусторонней проводимости.

Следует отметить, что трехфазные системы симметричного синусоидального напр жени  характеризуютс  наличием в каждый момент времени только одного значени  напр жений каждой фазы в диапазонах от 0,0им до 0,5UM, от 0,5UM до 0,86UM, от 0,8бимдо 1,00им,

где максимальное (амплитудное) значение выходного напр жени  устройства. Переключение второго диапазона мен етс  через л/6, а первого и третьего через периода выходного напр жени .

Формируетс  только одно значение ступенчато-аппроксимированного синусоидального напр жени . Достигаетс  это разбиванием полного диапазона значений выходного напр жени  на три поддиапазона, согласно которым устройство состоит из трех

разных функциональных формирователей, работающих с частотой, в три раза больщей выходной генерируемой частоты, а именно, первый полупериод формирует от 0,0им до 0,5 Цд, от 0,5 UM до 0,0 UM и второй от 0,86 УЛА до 0,5 UM и от 0,5 Uw до 0,86 UM,

третий от 0,86 Uw до - 1,0 UM и от - 1,OUM до - 0,86 UM, а выходы функциональных формирователей через ключи двусторонней проводимости подключаютс  к выходу устройства в следующем пор дке: первый и

третий формирователь с обратной последовательностью чередовани  переключени  фаз и частотой в 6 раз больше выходной частоты устройства, а второй с пр мой последовательностью чередовани  переключени  фаз и частотой в 12 раз больше выходной частоты устройства.

На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2 приведены временные диаграммы работы устройства. Схема содержит регулируемый генератор 1 тактовой частоты, распределитель 2 импульсов, RS-триггеры 3, Т-триггер 4, реверсивный двоичный счетчик 5, вырабатывающий двоичный код функции от 0,0 UM до 0,5 UM, реверсивный двоичный счетчик 6, вырабатывающий двоичный код функции

от 0,5 UM до 0,86 U/VV реверсивный двоичный счетчик 7, вырабатывающий двоичный код функции от 0,86 UM до UOUw, цифроаналоговый преобразователь 8, формирующий

участок синусоиды от 0,0 до 0,5 U, цифроаналоговый преобразователь 9, формирующий участок синусоиды от 0,5 УмДО 0,86 UM, цифроаналоговый преобразователь 10, формирующий участок синусоиды от 0,86 ОА до 1,0 UM, распределители 11 - 13 потенциалов с трем  выходными каналами, осуществл ющие подключение блоков 8-10 дл  формировани  выходных напр жений, задатчик 14 уровн  посто нного напр жени  инвертирующий усилитель 15 с единичным усилением, ключи 16 - 31 двусторонней проводимости, операционный усилитель 32, выход 33 ступенчато-аппроксимированной синусоиды UM sin , выход 34 ступенчатоаппроксимированной синусоиды U/trt(sin wt -i+ ), выход 35 ступенчато-аппроксимированной синусоиды LU(sin cot Ч-), R, 2К., весовые резисторы, вде Ы - число выходов двоичного счетчика 5, R о-резистор обратной св зи, выходное напр жение 36 цифроаналогового преобразовател  8, выходное напр жение 37 цифроаналогового преобразовател  9, выходное напр жение 38 цифроаналогового преобразовател  10, аппроксимированное синусоидальное выходное напр жение 39 фазы 33, аппроксимированное синусоидальное выходное напр жение 40 фазы 34, аппроксимированное синусоидальное напр жение 41 фазы 35, моменты 42 - 56 времени опрокидывани  триггера в блоке 3, промежуток времени 57 - 58, когда имеетс  единица в- канала распределител  импульсов, промежуток времени 59, 60, когда имеетс  единица в первом канале распределител  импульсов, выходное напр жение 3 RS-триггера на единичном выходе, выходное напр жение 4i Т-триггера на единичном выходе.

Устройство работает следующим образом Блоки 5 - 7 вырабатывают двоичные коды отдельных участков синусоиды, которые при помощи блоков 8-10 преобразуютс  в аналоговые величины напр жений. Выходы блоков 8-10 к выходам 33-35 устройства подключаютс  при помощи ключей двусторонней проводимости в следующем пор дке: выход блока 8 к выходам 33, 35, 34, 33 и т. д. устройства; выход блока 9 к выходам 35, 33, 34, 35 и т. д. устройства; выход блока 10 к выходам 34, 33, 35, 34 и т. д. устройства.

Напр жени  с выходов 33 -г 35 устройства соответствуют позици м 39 - 41. Частоту сдвига единицы в выходных каналах блока 2 определ ет выходна  частота блока 1. Блок 2 имеет число каналов п, равных числу временных интервалов на участке аргумента л/З, где п - любое четное число. Наличие единицы в конкретном выходном канале блока 2 определ ет конкретный промежуток времени существовани  отдельного участка функции. Например, когда единица

.

она определ ет пронаходитс  в канале

ПС1Л1 ДГ1 1 Л D nClf/J -, П.С1 V llj-C/litVI ЛС I

межуток времени 57 - 58 существовани 

функции (фиг. 2). Когда единица находитс  в первом канале, она определ ет промежуток времени 59 - 60 существовани  функции. Изменение состо ни  блока 3 происходит в моменты времени 42 - 46 и т. д. В перечисленных моментах времени единица находитс  в первом или каналах блока 2 и, следовательно, они подключены к информационным выходам блока 3.

Временна  диаграмма сигнала единичного выхода 31 блока 3 приведена на фиг. 2. При помощи блока 3 устанавливаютс  режимы сложени  или вычитани  блоков 5 -7 . Если на единичном выходе блока 3 единица , тогда блоки 5 и 7 в режиме сложени , а блок 6 в режиме вычитани . Когда на единичном выходе блока 3 нуль, тогда блоки 5, 7 в режиме вычитани , а блок 6 в режиме сложени . Смена двоичного кода в блоках 5 - 7 происходит только в момент времени, когда соответствующий канал блока 2 подключен ко счетному входу блоков 5 - 7. Выходные разр ды блоков 5 - 7 подключены к управл ющим цеп м ключей двусторонней проводимости. блоков 8-10. На выходе блока 14 устанавливаетс  уровень посто нного напр жени , определ ющий амплитудное значение выходного напр жени , которое при помощи блока 15 инвертируетс  дл  получени  посто нного напр жени  той же величины, но противоположного знака. При помощи ключей 16 или 17 выходы блоков 14 или 15 подключаютс  к выходам блоков 8 и 9, а при помощи ключей 18 или 19 выходы блоков 14 или 15 подключаютс  к выходу блока 10. Выход блока 3 подключен ко счетному входу блока 4.

Временна  диаграмма сигнала единичного выхода 4 приведена на фиг. 2.

Выходы блока 4 к управл ющим цеп м 16-19 подключены таким образом, что ко входам блоков 8, 9 подключено посто нное напр жение- одной пол рности, а к входу блока 10 - посто нное напр жейие противоположного знака. Блоки 11 - 13 каждый имеют три выходных канала. Выходные каналы блока 11 подключены к управл ющим цеп м 20, 23 и 26, выходные каналы блока 12 подключены к управл ющим цеп м 21, 24, 27 и выходные каналы блока 13 подключены к управл ющим цеп м 22, 25, 28. Ко входу блока 11 подключен выходной каналЦ- блока 2, который производит сдвиг единицы .в выходных каналах блока 11 в моменты времени 43, 45, 47, 49 и т. д.

Ко входу блока 12 подключены первый и выходные каналы блока 2, которые производ т сдвиг единицы в выходных каналах блока 12 в моменты 42-45 времени и т. д.

Ко входу блока 13 подключен первый выходной канал блока 2, который производит сдвиг единицы в выходных каналах

блока 13 в моменты 42, 46, 48, 50 и т. д. времени.

Перед началом работы устройства в блоках 5 - 7, 11 - 13 необходимо установить начальные значени  элементов пам ти.

Включение инвертирующего усилител  на входе цифроаналогового преобразовател  позвол ет создать одинаковые услови  дл  формировани  положительной и отрицательной пол рности выходного напр жени , что в свою очередь позвол ет улучшить симметрию выходного напр жени .

Сокращение диапазонов участков формируемой синусоиды и применение цифроаналоговых преобразователей двоичного кода позвол ет сократить число ключей двусторонней проводимости и резист-оров. Допустим , что полупериод выходного напр жени  формируетс  при помощи 30 ступеней его значени . В данном случае квант функции равен Л; 0,033 UMПервый и второй формирователи должны формировать f 26 ступеней. Каждый третий формирователь - 4 ступени. Первый и второй формирователь всего формируют 52 ступени, а все три формировател  всего 56 ступеней, дл  формировани  каждой из которых необходим свой ключ и резистор. Таким образом, всего необходимо 56 ключей и резисторов.

В предлагаемом устройстве дл  реализации той же задачи, что и в известном, необходимо лишь 11 ключей двусторонней проводимости и резисторов.

Claims (4)

1.Авторское свидетельство СССР № 283385, кл. Н 02 М 1/08, 1969.

2.Авторское свидетельство СССР по за вке № 2689336/07, 1979.

3.Проектирование и применение операционных усилителей. Под ред. Дж. Грэма,

Дж. Тоби, Л. Хьюлсмана. М., «Мир, 1974, с. 362 - 365, фиг. 9,6.

4.Авторское свидетельство СССР № 546068, кл. Н 02 М 1/08, 26.02.75.

Г

41

-

75 i/j 4fl Ц5 46 41 48 f3 50 51 5Z «Jf ,-, S3 54 Jf Sf