SU1737675A1 - Устройство дл управлени автономным инвертором - Google Patents

Abstract

Изобретение относитс  к электротехнике . Цель изобретени  - повышение качества работы на низких частотах и расширение области использовани . Устройство управлени  автономным инвертором содержит измеритель 1 амплитуды, интегратор 2, компараторы 3, 4, источник 5 уставок, распределитель 6, измеритель 7 фазовой ошибки, делитель 8, логический блок 9. 1 з.п. ф-лы, 4 ил.

Description

Фиг.1

Изобретение относитс  к электротехнике , а именно к преобразовател м частоты на основе автономных инверторов тока и напр жени , и может быть использовано при создании асинхронных частотно-регулируемых электроприводов различного назначени .

Известно устройство дл  управлени  трехфазным автономным инвертором, обеспечивающее широтно-импульсную модул цию (ШИМ) выходного напр жени  с целью расширени  диапазона регулировани  и уменьшени  пульсаций частоты вращени  приводного электродвигател . Устройство содержит задающий генератор, многоступенчатый делитель частоты, кольцевую пересчетную схему, узел формировани  несущего сигнала, узел выделени  интервалов коммутации и дешифратор, и осуществл ет в функции дискретных значений выходной частоты дискретное изменение числа дополнительных коммутаций в инверторе .

Недостатком данного устройства  вл етс  то, что по мере снижени  частоты дл  поддержани  качественной формы выходного сигнала (напр жени , тока) необходимо наращивать объем аппаратуры управлени  и в пределе, при очень низких частотах устройство технически нереализуемо .

Наиболее близким к предлагаемому  вл етс  устройство дл  управлени  мостовым инвертором со слежением за кривой выходного напр жени , содержащее измеритель амплитуды, интегратор, два компаратора , первыми входами соединенные с выходом интегратора, а вторыми - с источником противоположных по знаку уставок, распределитель импульсов. В устройстве измер етс  амплитудное рассогласование задающего и выходного сигналов инвертора , а выделенный сигнал ошибки через интегратор и компараторы управл ет работой распределител  импульсов,

Недостатком прототипа  вл етс  то, что устройство предназначено дл  управлени  только однофазным инвертором, учитывает лишь амплитудное рассогласование сигналов и не учитывает фазовую ошибку, в результате чего не обеспечивает качественную работу инвертора и электродвигательной нагрузки в области низких частот,

Цель изобретени  - повышение качества работы инвертора на низких частотах и расширение области применени .

Поставленна  цель достигаетс  тем, что в устройство дл  управлени  автономным инвертором, содержащее измеритель амплитуды , интегратор, два компаратора, первыми входами соединенные с выходом интегратора, а вторыми - с источником противоположных по знаку уставок, распределитель импульсов, введены измеритель фазовой ошибки входного параметра, делитель входных сигналов и логический блок, реализующий функцию d (aAc)v(bAc), где а, Ь, входные, ad- выходна  функци , причем распределитель импульсов вы0 полней в виде трехфазного пересчетного кольца, делитель двум  входами соединен с выходами измерител  амплитуды и измерител  фазовой ошибки, выходом соединен с входом интегратора, выход d логического

5 блока св зан со своим входом С через два последовательно соединенные элемента задержки и с синхронизирующим входом пересчетного кольца, двум  входами а и b - с соответствующими входами направлени 

0 сдвига пересчетного кольца и с выходом компараторов, при выход пересчетного кольца соединен с входом сравнени  измерител  фазовой ошибки.

Кроме того, измеритель фазовой ошиб5 ки выполнен в виде суммирующего операционного усилител , вход которого подключен через управл емые ключи к входу сравнени  измерител  фазовой ошибки, причем управл ющие входы ключей соеди0 нены с теми выходами пересчетного кольца, на которых формируютс  сигналы соседних по отношению к измер емой, фаз.

На фиг. 1 изображено устройство дл  управлени  автономным инвертором; на

5 фиг. 2 - схема пересчетного кольца; на фиг, 3 - измеритель фазовой ошибки; на фиг. 4 - схема логического блока.

На вход устройства (фиг. 1), представленный соединенными входами измерител 

0 1 амплитуды и измерител  7 фазовой ошибки , подаетс  трехфазный задающий сигнал, определ ющий амплитуду, частоту и фазу тока (напр жени ) на выходе автономного инвертора. На второй вход измерител  7

5 фазовой ошибки подаетс  выходной сигнал трехфазного пересчетного кольца 6, который в зоне малых частот с большой степенью точности воспроизводит реальный выходной сигнал - ток (напр жение) авто0 немного инвертора. На выходе измерител  7 фазовой ошибки формируетс  сигнал, пропорциональный амплитуде входного задающего сигнала и углу сдвига по фазе между задающим сигналом и выходным сигналом

5 пересчетного кольца 6, т.е. током (напр жением ) на выходе автономного инвертора. Выходы измерител  1 амплитуды и измерител  7 фазовой ошибки подключены к входам делител  8, который выполн ет автоматическую операцию делени , исключает вли ние амплитуды задающего сигнала на сигнал фазовой ошибки. Выход делител  8 соединен с входом интегратора 2, в котором сигнал фазовой ошибки интегрируетс . Выход интегратора 2 соединен с первыми входами двух компараторов 3 и 4, вторые входы которых соединены с источником 5 противоположных по знаку уставок.

Один из компараторов 3 или 4 переключаетс  при равенстве выходного сигнала интегратора 2 сигналу положительной уставки источника 5, другой - отрицательной уставки источника 5. Выходы компараторов 3 и 4 соединены с входами направлени  сдвига ВП и НЗ пересчетного кольца 6, а также с входами а и b логического блока 9, выход которого соединен с синхронизирующим входом пересчетного кольца. Кроме того, выход логического блока 9 через два последовательно включенных элемента 10 и 11 задержки соединен со своим третьим входом с.

Измеритель 1 амплитуды трехфазного сигнала, интегратор 2, компараторы 3 и 4, источник 5, делитель 8 и элементы 10 и 11 задержки известны.

На фиг. 2 показана одна из возможных схем трехфазного реверсивного пересчетного кольца 6, выполненного на J-K триггерах и логических элементах И-НЕ

На фиг. 3 показаны варианты схемы измерител  7 фазовой ошибки: а - дл  инвертора тока; б - дл  инвертора напр жени . Различие схем измерител  дл  разных типов инверторов обусловлено наличием фазового сдвига между сигналом пересчетного кольца и выходным током у инвертора тока (одновременно провод т 2 вентильных плеча) и его отсутствием между сигналом пересчетного кольца и выходным напр жением у инвертора напр жени  (одновременно провод т 3 вентильных плеча).

Измеритель 7 фазовой ошибки (фиг 3) содержит суммирующий операционный усилитель, на вход которого через управл емые ключи подаетс  трехфазный задающий сигнал, а на управл ющие входы ключей подаютс  выходные сигналы пересчетного кольца. На фиг. 3 показаны соотношение величин резисторов схемы и взаимна  фазировка входных и управл ющих сигналов, нарушать которые не следует .

Схема логического блока 9 (фиг. 4) содержит 3 логических элемента 2И-НЕ и реализует логическую функцию

d (а ЛС)У(ЬЛС).

Дл  реализации ШИМ - управление автономным инвертором в области низких частот предлагаемое устройство с помощью

измерителей 1, 7, делител  8, интегратора 2 выдел ет величину фазовой ошибки задающего и выходного сигналов, а с помощью компараторов 3 и 4, источника 5 и логического блока 9 преобразует сигнал ошибки в импульсные сигналы управлени  пересчетным кольцом 6. При равенстве сигнала ошибки величине каждой из уставок источника 5 на выходе блока 9 формируетс  синхронизирующий сигнал, осуществл ющий переключение пересчетного кольца 6. Знаком ошибки обусловлено переключение компаратора 3 либо 4, а следовательно, направление сдвига пересчетного кольца при

переключении, которое, в свою очередь, определ ет пор док переключени  вентилей автономного инвертора и форму кривой его выходного сигнала (тока или напр жени ). Элементы 10 и 11 задержки, соедин ющие

выход и вход блока 9, ограничивает допустимую с точки зрени  коммутационных процессов минимальную длительность межкоммутационного интервала.

25

Claims (2)

1.Устройство дл  управлени  автономным инвертором, содержащее измеритель амплитуды выходного параметра инвертора , интегратор, два компаратора, первыми входами соединенные с выходом интегратора , а вторыми - с источником противоположных по знаку уставок, распределитель импульсов, отличающеес  тем, что, с

целью повышени  качества работы на низких частотах и расширени  области использовани , введены измеритель фазовой ошибки входного параметра, делитель входных сигналов, два элемента задержки и логический блок, реализующий функцию d (aAc)v(bAc), где a, b, с - входные, a d - выходна  функци , причем распределитель импульсов выполнен в виде трехфазного пересчетного кольца, делитель двум  входами

соединен с выходами измерител  амплитуды и измерител  фазовой ошибки, выходом соединен с входом интегратора, d-выход логического блока св зан со своим с-входом через два последовательно соединенных

элемента задержки и с синхронизирующим входом пересчетного кольца, двум  а и b входами с соответствующими входами направлени  сдвига пересчетного кольца и с выходами компараторов, при этом выход

пересчетного кольца соединен с входами сравнени  измерител  фазовой ошибки.

2.Устройство по п., отличающее- с   тем, что измеритель фазовой ошибки выполнен в виде суммирующего операционного усилител , вход которого подключен

через управл емое ключи к входу сравнени  измерител  фазовой ошибки, причем управл ющие вхфды ключей соединены с

выходами пересчетного кольца, на которых формируютс  сигналы соседних, по отношению к измер емой, фаз.

ВП И5

СИ

чК