KR920006267B1 - 주파수 변환장치 - Google Patents

Abstract

내용 없음.

Description

주파수 변환장치

제1도는 종래의 무제한 주파수 변환기(UFC)의 모터 드라이브 시스템을 나타낸 블록 다이어그램.

제2도는 제1도 시스템에서 출력 주파수 및 전압과 출력전류에 대한 제어 펄스열 P1, P2의 간격과 3개의 상이한 반복 비율을 가진 곡선을 도시한 그래프.

제3a도는 부하와 연결된 제1도 시스템의 3개 위상을 나타내는 도면.

제3도는 출력 전압의 크기를 조절하기 위한 목적으로 변환기의 정류 스위치 조절없이 제1도와 제3a도의 시스템 동작을 비교 도시하는 곡선 그래프.

제4도는 출력 전압의 크기를 조절하기 위해 제1도의 시스템의 제어 펄스열 P1및 P2가 어떻게 제어된 단락 기간사이에 나타난 제어된 전도기간을 설정하는가를 보인 곡선 그래프.

제5도는 제1도 시스템의 UFC 시스템의 3개 위상을 비교하기 위한 곡선 차아트.

제6도 a, b, c는 종래 기술의 제어방법으로 입력공급선중의 하나에서 저감된 출력 전압 레벨의 효과를 도시하는 일단의 곡선 차아트.

제7도는 증가된 주기의 전도 기간과 교류전원에서 얻어낸 입력 전류의 고조파에 대한 그 효과를 비교 도시하기 위해 나란히 세운 전압과 전류의 그래프.

제8a도는 3개 변환기 사이의 실제 시간 간격이 동시 발생한 것을 나타낸 도면.

제9b도는 3개 변환기 사이에 알맞게 대칭된 간격과 분배에 의해 얻어진 본 발명에 따른 인터레이스된 부시간 간격을 도시하는 도면.

제9도 a, b, c는 제8b도의 개념으로써 얻어낸 1군의 입력 전류 파형의 곡선 그래프.

제10도는 입력 전류 고조파의 EMF 값에 대해 제8b도 및 제9도의 기술의 효과를 나타낸 그래프도.

제11도는 제1도의 신호 P1, P2의 발생과, 제1도 시스템의 변환기용 구동기 신호의 편차를 도시하는 차아트.

제12도는 본 발명에 따른 제어회로의 기능도.

제13도는 제12도의 제어회로의 작용과 제어 전략을 더 나타내 보인 기능도.

제14도는 제12도의 제어회로의 제어 시켄서에 의해 발생된 파형을 도시하는 차아트.

제15도 a, b, c는 본 발명에 따른 제13도, 제14a-14c 및 제16도의 제어 전략을 적용했을때를 나타낸 도표.

제16도는 제14a-14c도에 보인 존재 함수를 사용했을때 얻어진 3개의 6펄스 전압 파형을 나타낸 그래프.

제17도는 3위상 브리지형 콘버어터와, 쌍방향성 정전스위치와 절연 분배 회로를 이용한 종래 기술을 보인 개략도.

제18도는 3개의 타이밍 신호파형을 2진 포오맬으로 변환시켜 나타낸 그래프.

제19도는 라인 17의 신호주기와 라인 28의 2개 신호의 주기를 갖는 일련의 곡선을 나타낸 도표.

제20-27도는 인터레이스 변조를 위한 존재 함수를 얻기 위해 다양한 그래픽 기법을 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

12 : 8비트 A/D 변환기 16 : 전압 제어 발진기

25 : 5MHZ 발진기 27 : 제어 시켄서

29 : 함수 발생기 31 : 8비트 비교기

44 : 6분주 계수기 60 : 엔코더

본 발명은 일반적으로 정전 전력 주파수 변환기에 관한 것이며, 특히 무제한 주파수 변환기(UFC)와 이것을 예를들어 속도 가변 교류 모터의 구동에 응용하기 위한 주파수 변환장치에 관한 것이다.

무제한 주파수 변환기(Unrestricted Frequency Changer : UFC)와 제어된 전압 및 주파수의 교류 파형을 발생하기 위한 정전 스위치 제어기술은 엘.규기등에 의해 발명되고 본 발명의 출원인에게 양도된 미합중국 특허 제3, 470, 447호 및

3, 493, 838호에 설명된 바 있다.

이들 특허에서는 부하의 출력 위상에 연결된 정전 콘버어터 각각에 있는 스위치들이 설정된 시간 간격동안 통전을 위해 선택적으로 또한 주기적으로 제어되어 입력 전압의 제어된 증가분에 의해 정의된 출력 전력을 유도하고, 그것은 출력을 단락시키기 위한 2개의 시간 간격 사이에 나타나며, 이 처리결과는 통전 시간간격의 반복비에 의존한 주파수와 각 정전스위치의 유효 통전 주기에 의해 측정된 크기를 갖는 하나의 교류출력 전압에 나타난다.

상기와 같은 무제한 주파수 변환기는 규기와 펠리가 저술한 "정전 전력 주파수 변환기"(존 윌레이 앤드선스 출판사, 1976년)의 5-14 및 363-383페이지에 설명된 바와 같이 가변속도 교류 모터 드라이버에 유용하게 적용시킬 수 있다. 여기서, 상기 저서의 저자들은 무제한 주파수 변환기가 그 입력에서의 전원과 그출력에서의 전원 사이에 고유의 상호 특성을 가지고 값비싼 부차적인 회로 없이도 모터 구동의 4상한 작용을 할 수 있는 것을 알게 되었다.

상기 무제한 주파수 변환장치의 기술은 예를들어 전력 트랜지스터와 GTO 소자와 같은 최근의 반도체 스위치 소자들을 채택하여 사용하는데 특히 유용한 것이다.

펄스 폭 변조에 의한 UFC 전압 제어는 모터의 광범위한 가변 주파수 구동에 있어 유효하다. 펄스폭 변조의 UFC에 의한 모터 구동의 한가지 이점은 입력 전류에 특별한 성분이 대량 포함되게 하는데 있다. 그 특별한 성분은 적절한 입력 필터를 삽입함으로써 얼마만큼 저감 시킬 수 있다. 그러나, 이 방법은 대형 필터가 요구되기 때문에 필터의 크기가 증가하면 필터 VAR가 증가하며, 즉 무효 전류에 따라 삽입 손실이 증가하게 된다. 필터 크기를 줄이기 위해서는 펄스폭 변조 UFC 시스템의 반송 주파수를 단일 변조에서 2배, 3배, 4배의 변조로 증가시키는 방법이 있다. 변조 주파수가 증가함에 따라 현저한 진폭을 갖는 특별한 성분의 주파수는 더 높은 범위로 이동하고 필터링이 더 손쉽게 된다.

그러나, 이 경우에도 이동 손실이 증가하고 상부 한계가 스위치의 특성에 의해 결정되는 단점이 있다.

따라서 본 발명의 주요한 목적은 입력 및 출력 변수의 질을 개선하기 위해 무제한 주파수 변환기 기술을 채용한 주파수 변환 장치를 제공하는데 있다.

본 발명의 목적에 부응하기 위해, 주파수 f_1N의 다상 교류 전원과 주파수 f₀의 다상 교류 출력 사이에 결합된 다수의 위상 관계 정전 콘버어터를 가진 본 발명의 주파수 변환장치는 상기 각 콘버어터에서 다수의 제어 가능한 쌍방향 스위칭 소자가 상기 주파수 f₀의 시간 주기(TP) 동안 계속 도통하도록 제어되고, 각스위칭 소자는 조절가능한 반복 비율에 의해 정의된 공통 시간 프레임(t)내에서 제어 가능한 도통 시간 간격(t)을 가지며 이것은 위상을 기준으로 연속적인 전압 세그먼트 동안에 상기 교류 전원으로 부터의 에너지를 관련된 콘버터로 유도시키도록 상기 반복 비율의 계속 기간에 걸쳐 발생된다. 또, 상기 계속기간에서 유도된 전압 세그먼트들을 상기 출력에 인가하여 교류 다상 출력 시스템의 다수의 콘버어터 스위칭 소자를 형성하게 만든다.

상기 교류 출력의 주파수 f₀는 상기 교류 전원의 주파수 f_1N와 상기 반복 비율 사이의 차이에 대한 함수로 된다.

또한 다음과 같은 2개 장치의 조합으로 구성된다.

즉, 상기 반복비와 동기되고 상기 조절가능한 도통시간 간격(t)에서 동작하는 장치로써 상기 계속중에 각 스위칭 소자의 동작의 시간 프레임(T)에 걸쳐서 분배된n기본 도통 시간 간격(t^*)으로 상기 스위칭 소자의 계속기간을 설정하고, 반복비가 상기 반복비율에 n배 된 곳에서 발생하여, 상기 시간 프레임(T)내의 상기 기본 도통 시간 간격(t^*)의 총합은 상기 제어 가능한 도통시간 간격(t)과 동일한 것으로 되고, 여기서 n는 상기 교류 출력의 출력주파수에 상관되는 정수이다.

또 하나의 장치는 상기 계속의 스위칭 소자를 제어함에 따라 교류 입력 전원과 교류 출력에서의 전류의 질을 개선하게 된다.

본 발명은 첨부된 도면을 참고로 한 이하의 설명으로 부터 보다 명백해질 것이다.

본 설명은 무제한 주파수 변환기(UFC)의 쌍방향 스위치를 제어하는 것에 관련되며, 각 스위치가 각 위상의 3개 전력 콘버어터의 스위치의 통전 간격에서 "인터레이스(interlace)"되도록 출력 위상의 스위칭 주기내에서 통전되어 3개의 콘버어터에 대한 도통 간격이 일치되지 않게 한다.

이것은 상기 인용힌 특허의 설명에서와 같이 실제 시간 간격을 위항에 대한 제어 시간 프레임의 중심에 대해 대칭으로 떨어져 있고 같은 시간 프레임에 대한 3개 위상에 걸쳐 동일하게 분배된 적어도 2개의 동일한 부간격으로 분할함으로써 구현할 수 있다.

상기 쌍방향 스위치의 제어는 디지탈적으로 수행된다.

본 발명은 6개 펄스 UFC 시스템이 그 3개 모터 권선의 절연이 필요하고 각 권선이 6개 펄스 UFC 콘버어터에 의해 독립적으로 분할되어 있는 것을 전제로 한다.

이 경우에는 상기 3개의 콘버어터에 대해 모두 대칭적으로 변조할 필요가 없다. 다시 말해서, 그 콘버어터는 서로 독립해서 또 비대칭적으로 변조할 수 있는 것이다. 여기서 실효치 입력의 특별한 전류는 적절한 변조 수법을 사용함으로써 감소시킬 수 있다.

설명의 목적으로 본 발명은 교류 구동 시스템의 일부분으로써 간주하여 설명한다. 하여간 본 발명에 따른 무제한 주파수 변환장치는 다양한 산업 및 다른 응용분야에 사용할 수 있다.

본 발명의 양호한 실시예에 따른 교류 구동 시스템에서 무제한 주파수 변환기는 교류 유도 전동기의 속도를 조절하기 위해 가변적인 주파수 가변 전압 출력 전력을 제공하는데 사용된다.

유도 전동기의 전압대 주파수 특성을 유지시키기 위해 기본적인 출력 전압이 출력 주파수에 비례하여 변화된다. 출력 전압의 그와 같은 변화는 단순한 펄스폭 변조 기술에 의해 이루어질 수 있다.

이러한 종래 기술은 전동기 전류의 고조파를 증가시키고 모터 속도가 저속일때 입력 전류의 리플 발생율을 증가시키게 된다.

새로운 전압 제어 방식이 제안되었는데 그것은 입력 고조파와 출력 주파수 범위에서 전동기 전류의 리플을 최소화하는 것이다. 이것은 저속에서 전동기 효율을 매우 크게 증진시키며 아울러 입력 필터링과 손실을 저감시킴으로써 경제적 이익을 가져올 수 있다.

가변 출력 전압을 가진 정전 "인공적인" 정류된 주파수 콘버어터로서의 상술한 미합중국 특허에 설명된 무제한 주파수 변환기는 종래에 잘 알려진 것이며 이러한 종래 기술의 콘버어터는 이후 UFC로 표시한다.

다른 정전형 전력 콘버어터와 비교할때 UFC는 교류 전동기의 속도를 제어하기 위한 가변 주파수 전력을 공급하는데 특히 적합한 중대한 이점들을 가지고 있다.

이들 이점은 다음과 같다.

1. 쌍방향의 전력 흐름을 가진 1단계 전력 변환이 가능(즉, 전력은 부하에서 부터 또는 부하로 흐를수 있다)하다. 이는 전동기의 재생 브레이킹을 허용한다.

2. 입력 공급 주파수가 제한받지 않는 광범위한 출력 주파수를 갖는다. 즉, 발생된 출력 주파수는 입력 주파수에 비해 낮거나, 높거나 동일하다.

3. 출력 파형의 주파수 스펙트럼이 현저한 기본 성분의 진폭에 무관하다. 더우기, 출력 파형에서 불필요(고조파)성분의 주파수는 전체 출력 주파수 범위에 걸쳐 기본 주파수와 폭넓게 분리된다. 이러한 기본 주파수로 부더 고조파 성분의 분리는 기본 출력 주파수가 감소함에 따라 "자연적" (즉, 출력 전압 파형 구성의 방법 변환없이)으로 증가된다. 따라서, 전동기내의 고조파 성분의 주파수는 저속에서도 기본 주파수에 비해높게 나타난다. 고로 전동기는 코깅없이 운전된다.

4. 3상 콘버어터의 출력 전압은 본래 균형을 이루고 있다. 그럼에도 불구하고 3개 출력 전압의 개별 제어가 가능하다.

5. 래깅(유도성) 전동기 변위 전력 팩터가 교류 전원에서 동일 위상각을 가지고 리딩(용량성)변위 팩터로 변화된다. 따라서 균일한 출력(부하)변위 전력 팩터가 변환없이도 고류 전원으로 반사된다.

6. 제어가 간단하다. 즉, 동일한 짝수 비율을 가진 2개의 적절히 떨어진 펄스열에 의해 상기 미합중국 특허에서와 같이 출력 주파수와 전압이 제어될 수 있다.

그러나, 무제한 주파수 변환기는 상술한 미합중국 툭허에 설명된 종래 전압 제어 방법에서와 같이 다음과 같은 결정을 가지고 있다. 즉, 출력 전압에서의 고조파 성분의 진폭과 교류 전원에서 유입된 입력 전류의 진폭이 기본 출력 전압이 감소됨에 따라 꽤 증가하고 있다.

이것은 전동기가 저속일때 손실 증가를 가져오며, 입력공급선로를 필터링 하게 되어야 하는 필요성이 생긴다. 따라서 본 발명의 방법이 제안되었는데 이것은 기본 출력 전압의 진폭이 현저한 고조파와 기본 전압사이에 일정한 진폭비를 유지하면서 또한 출력 전류와 UFC의 입력단자가 출력 전압이 최대치에서 0으로 변화하면서 조절되게 하는 것이다.

상술한 바와 같은 미합중국 특허 제3, 470, 447호와 3, 493, 838호에 설명된 무제한 주파수 변환기(UFC) 모터 드라이브 시스템이 제1도에 간략히 도시되었다.

이 시스템은 3개의 동일한 쌍방향성 콘버어터 전력 회로 CV₁, CV₂, CV₃로 구성되며, 유도 전동기 M의 3개 고정자 권선W₁, W₂, W₃과, 각 콘버어터 CV₁, CV₂, CV₃에 있는 쌍방향 스위치소자(A₁, A₂, B₁, B₂, C₁, C₂)를 턴 온 및 턴 오프시키는데 필요한 전기신호를 발생하기 위한 게이팅 로직회로 GL를 포함하고 있다. 또한, 타이밍 신호 발생기 TWG가 포함되어 모터에 공급되는 설정점 SP, 출력주파수 f₀및 전압 V₀를 결정하는 외부 아날로그 신호에 반응한 2개의 펄스열 P₁, P₂을 제공한다.

2개의 제어 펄스열 P₁, P₂와 UFC의 출력 전압 V₀사이의 관제가 제2도에 파형(a), (b), (c)로 도시되었다. 제2도(a)에서와 같이, 펄스열 P₁은 출력주파수를 결정하고, 제2도(b)에서 펄스열 P₂는 기본 출력 전압의 진폭 V₀을 결정한다.

상기 2개의 펄스열은 모터의 일정한 공극을 유지하도록 출력전압 V₀이 출력 주파수 f₀의 증가에 따라 같이 증가하도록 조정되어 있다.

제1도에서, 콘버어터 CV₁내의 스위칭 소자 A₁는 게이트 구동회로의 논리회로 GL에 의해 게이팅 되며, 스위칭 소자 A₁는 쌍방향 동작을 하는 GTO 소자로 구성된다. 스위칭 소자 A₁는 다른 스위칭 소자 A₂, B₁, B₂, C₁및 C₂의 동작과 같다.

제2도(c)의 곡선을 참조하면, 2개의 연속적인 펄스 P₁, P₂사이에서 입력 전압 파형중의 하나의 세그멘트가 게이트된 상기 쌍방향 스위칭 소자을에 의해 콘버어터의 출력에 연결된다.

2개의 펄스 P₂와 P₁사이에서, 콘버어터의 출력은 쌍방향 스위치 소자들에 의해 단락된다.

그와 같은 연속적인 "전압의 세그멘트"들은 입력으로 부더 유도되고, 이것은 제1도의 예에서 보인 A₁과 같은 6개의 상이한 연속적인 쌍방향 스위치 소자를 포함하는 무한한 도통 패턴에 따라 출력에 공급된다.

상기 연속적인 "전압의 세그멘트"들은 제2도(c) 곡선에서 나타낸 것과 같이 상이한 출력 주파수 f₀=1/3 f₁, f₀=f₁및 f₀=5/3f₁로서 만곡부 포락선을 가진 교번 출력전압 V₀을 만든다. 2개의 연속적인 펄스 P₁, P₂(각각 제2도(a), (b)에 도시됨) 사이에서 쌍방향 스위치(A₁‥····C₂)의 통전으로 야기되는 "전압 세그멘트"의 평균치는 제2도의 (c)에 나타낸 점선에 의한 출력 사이클에 걸쳐 곡선적으로 변화한다.

제2도(c)에 도시한 콘버어터 출력전압 V_0f에 의한 전동기 전류 i₀는 제2도의 곡선(d)로 나다내었다.

여기서 점선 부분을 전류 i₀의 기본 성분 i_0f을 나타낸다.

스위칭 패턴은 2개의 연속적 펄스 P₁, P₂는 물론 2개 펄스열의 반복 비율에 의거하여 만들어 진다. 모터내의 일정한 공극 플럭스를 유지하기 위하여, 주파수 f₀가 증가하면(P₁, P₂의 반복율이 증가) 전압 V₀는 P₁과 P₂사이의 간격보다 크게 증가하고, 따라서 각 "전압 세그펜트"의 간격이 증가하게 된다.

이것은 3개 출력 주파수 f₀=1/3f₁, f₀=f₁및 f₀=5/3f₁의 예를들어 제2도의 (a), (b), (c)에 도시하였다. 여기서 f₁는 3개의 콘버어더 CV₁, CV₂, CV₃에 공급하는 교류 전원의 입력 주파수이다.

제3a도는 3개 부하의 위상과 연결된 UFC를 나타낸다.

UFC의 기본적인 동작 원리는 UFC의 3개 출력중의 하나에 대해 제3도 및 4도에 도시한 파형을 참고하여 더욱 명백해질 것이다. UFC의 기본 출력 전압 파형은 V₀는 스위칭 소자의 쌍 A₁, B₂, A₁, C₂, B₁, C₂, B₁, A₂, C₁, A₂, C₁, B₂이 도통되게 함으로써 발생시킬 수 있다.

이 경우에, 고정된 시간간격 T에 대해서 각 입력선로 전압은 다시 그 정지 시간 간격 동안에 부하 양단에 나타날 수 있다, 이 결과는 설정된 반복 비율에 걸쳐 반복된다.

제3도에 도시한 바와 같이, 시간 간격 TP에 걸쳐 연장된 반복적인 스위칭 패턴은 T₁, T₂······T₆로 개별적으로 표시된 균일한 연속적인 시간 프레임 T로 한정된다.

이 스위칭 패턴은 상술한 특허에서 설명한 바와 같이 교류 전원 주파수 F_IN와 스위칭 패턴의 반복 주파수f_sw사이의 차이와 동일한 주파수 f₀와 함께 "소망의" 기본 성분 V_F을 가지는 출력 전압 파형 V₀을 제공한다.

제3도에서 각 쌍방향 스위칭소자의 도통간격 T가 2개의 연속적인 스위칭 지점 NC 사이에서 충분히 연장되는 동작을 설명한 반면 제4도는 도통 기간이 제어되는, 즉 최대기간 T에서 t₁으로 감소된 시스템을 설명하고 있다. 이것은 출력단자들 즉, 부하를 상보적인 시간 간격 t₂=(T-t₁) 동안에 단락시킴에 의해 이루어질 수 있다. 또한 이것은 동일한 입력선로(A₁A₂, C₁C₂···B₁B₂)에 연결된 스위치의 쌍에 의해 이루어질 수 있다.

T안에서t ₁의 폭제어는 상술한 2개의 특허에서 설명된 바와 같이 기본 출력 전압의 제어를 허용한다. 이 제어 모우드는 T₁-T₆로 표시된 6개의 균일 간격 시간 프레임 T에 의해 한정되는 시간 간격 TP에 걸쳐 연장되는 반복적인 스위칭 패턴에 의해 특징지워진다. 시간 프레임 T에서, 전력 스위치 A₁및 B₂는 시간간격 t₁동안 턴 온 된다.

간격 t₁의 끝에서, 스위치 A₁및 A₂는 부하를 단락시키고 부하로 전류 통로를 제공하기 위해 간격 t₂시간 동안 턴 온 된다.

그 다음의 시간 프레임 T₂에서, 스위치 A₁및 C₂는 입력 전압 V_Ac의 증분을 부하에 공급하기 위하여 간격 t₁시간 동안 턴 온 된다. 시간 프레임 T₂의 간격 t₁끝에서, 스위치 A₁및 C₂는 턴 오프되고, 스위치C₁및 C₂가 부화를 단락시키기 위해 동일한 시간 프레임의 간격 t₂의 기간 동안 턴 온 된다.

스위칭 패턴의 나머지는 제4도의 시험에서 명백해진다. 또한 펄스열 P₁이 시간 프레임 T을 결정하는 것은 도면에서 명백하게 나타난 것이며, 따라서 기본적인 소망의 출력 전압 V_F의 주파수가 출력 전압 파형V₀을 결정하고, 또한 펄스열 P₂가 간격 t₁및 t₂의 길이를 결정하며, 주어진 시간 프레임 T에서, 따라서 기본성분 V_F의 진폭을 결정한다.

전체 3개 위상 UFC의 3개 위상에 대한 스위칭 패턴이 제5도에 도시되었다.

전술한 종래의 UFC 시스팀의 한가지 장점은 원하지 않는 고조파 성분의 진폭이 출력 주파수가 감소됨에 따라 출력 전압에서 증가하게 되는 것이다. 이것은 입력 전압이 전동기 부하로 인가될 동안에 시간 간격 t₁이 균일한 시간 프레임 T에 대해 감소되고 출력 주파수가 감소되어 교류 전동기에 대해 일정한 출력 전압대 주파수 비율을 유지하게 만든다.

감소되는 시간 간격 t₁과 증가되는 시간 프레임 T는 전동기의 낮은 출력 주파수에서 고조파 전류의 증가를 가져온다. 이것은 제2도(d)의 전동기 전류 파형 i₀에서 잘 나타나 있다.

또 다른 단점은 입력 전류의 고조파 진폭이 출력 전압의 기본 성분이 시간 간격 t₁의 감소에 의해 감소됨에 따라 증가되는 것이다.

제6도의 곡선(a) 및 (b)에서 보인 기본성분 V_OF을 가진 출력 전압의 세그멘트와 정렬되고 평균치가 i_AF인 세그멘트 i_A에서 잘 나타나 있다. 그 결과 콘버어터의 입력단자에서의 필터링의 필요가 출력 주파수(출력 전압)가 감소될때 매우 증가된다.

본 발명의 목적은 상기 단점들을 최소화시키고 더 나아가 제거시키기 위한 것이다.

이를 위해 전압 제어 방식이 도입되고 출력 전압 및 입력 전류 파형에서의 현저한 고조파 진폭이 기본 성분의 진폭이 감소된 출력 주파수에서 감소될때 기본 성분의 진폭에 비례하여 존재하게 한다.

UFC가 저감된 출력 전압 레벨에서 동작할때 어느 하나의 입력 공급 선로에서 유도원 전류 파형이 제6도에 도시되었다.

입력 전류내의 고조파 진폭(즉, 전체 실효치 전류 왜곡)이 출력 전압의 기본 성분이 감소되는 시간 간격t₁에 따라 감소됨에 따라 증가되는 원리가 제7도에 나타나 있다. 그것은 일정한 비율의 출력 전류에 나타나 있으며, 입력 전류의 최대 순시치는 동일하게 남는다.

이것은 일정 출력전류의 진폭에 의해 결정되며, 여기서 평균(기본) 입력 전류는 출력 전압이 저감된 모터속도에서 감소됨에 따라 감소된다.

이러한 관점에서, 고정된 출력 전류 및 감소된 기본 출력 전압에서의 교류 전동기의 전력 수요가 고정된 입력 전압 및 감소된 기본 입력 전류에서의 교류 입력 전원에 의해 제공된다.

종래 기술의 UFC에서, 평균 입력 선로 전류는 "능동적" 시간 간격 t₁의 감소에 의해 저감되며 그 기간동안 전압이 모터에 공급되며 전류가 교류 전원으로 부터 유입된다. 평균(또는 기본) 출력 전압이 0에 가까워짐에 의해 입력 전류는 다수의 좁은 전류 펄스로써 구성되며 그 폭이 0에 가까워질때 그 사이의 0 전류("수동적")는 기본 시간 프레임 T의 길이를 갖고, 동시에 "능동적"인 도통 시간 간격 t₁이 0에 접근한다.

본 발명의 또다른 목적은 출력 전압을 제어하여 입력 전류의 순시치와 전체 실효치 진류의 왜곡을 감소시키는 것이다.

제1도를 다시 참조하면, 3개의 동일한 전력 콘버어터로 구성된 UFC의 기본 전력 회로가 도시되고 각 콘버어터에 출력 위상이 존재한다.

각 콘버어터에는 각각의 위상을 가진 교류 전원이 공급된다. 제5도 및 제6도에 도시한 것과 같이 종래기술에 따른 스위칭 소자의 도통 간격은 3개 전력 콘버어터의 시간 프레임에 일치하고 있다.

따라서, 모든 3개의 출력단자(부하)들은 공통 "능동적" 시간 간격 t₁동안에서 전력 콘버어터의 능동 스위칭 소자에 연결된 교류 입력 전원에 연결된다. 이 경우, 교류 전원으로 부터 유입된 전체 입력 전류는 3개의 콘버어터에 의해 개별적으로 유입된 3개 입력 전류의 합이 된다.

제5도와 6도의 UFC에 마련된 스위칭 시켄스에서 나타난 것과 같이 실제 3개 부하 전류의 2개는 어떤 능동적 도통 간격 t₁사이에서라도 3개 전원선중의 어떤 하나로 부터 유입된다.

그 결과, 제6도에 나타낸 입력 전류는 2개의 대응한 출력 전류의 합으로 된 세그멘트로 구성된다. 콘버어터내의 전도간격이 서로 일치하기 때문에, 순시적인 입력전류는 단계적으로 "수동적"기간 t₂동안 0으로부터 "능동적"기간 t₁동안의 2개 출력 전류의 합으로 변화된다.

3위상 유도 전동기를 포함하는 모터 구동에 있어서, 3개의 독립적인 6-펄스 UFC 콘버어터가 필요하다. 각 입력선 전류는 UFC 시스템에서 각 분로 전류의 합이 된다. 각 분로 전류는 펄스폭 변조된 전류이다. 3개 UFC 콘버어터에 대응한 3개의 분로 전류는 그들 사이에서 서로 중첩되지 않도록 배치된다. 다시 말해서, 입력 선로를 통해 흐르는 전류 펄스들은 3개 UFC 콘버어터의 독립적인 변조에 의해 동일하게 분배될 수 있고 따라서 입력선로에 저감된 실효치의 특별한 전류를 제공할 수 있다. 모터 구동에 있어 3개UFC 콘버어터의 펄스폭 변조제어 기법은, "인터레이스된 펄스폭 변조"라는 용어를 사용한다.

따라서, 전술한 바와 같은 단점을 제거하기 위해서 3개 콘버어터의 능동적 시간 간격 사이의 일치를 피하는 새로운 방법과 각 시간 간격을 적어도 2개의 대칭된 부간격으로 나눔에 의해 하나의 콘버어터에서 다른것으로의 시간 변위를 얻게하고, 그와 같은 부간격을 기준 시간 프레임에 대해 동등한 시간 분배로써 인터레이스 시키는 방법이 제안되었다. 저감된 출력 전압에서 도통 시간 간격들이 감소되고 이것은 입력 전류의 감소와 실효치 입력 전류의 고조파가 증가되는 것이 발견되었다.

상기 부간격으로 구성되는 전도 간격이 중첩되지 않으므로 입력 전원에서 유입되는 각 출력 전류의 세그멘트들은 기본 프레임위에 남아 있게 된다. 따라서, 입력 전류의 계단형 변화의 크기가 출력 전류의 순시치에 의해 결정된다. 또한 "인터레이스"형 출력 전압 제어 기술이 제안되어 최대 실효치의 입력 전류 고조파가 약 25% 감소된다.

본 발명에 따른 스위치 제어의 기본 원리를 제8a도 및 8b도를 참고하여 설명한다. 제8a도에서 종래 기술에 따른 전압 제어의 기본 원리가 도시되었다.

전술한 바와 같이, 기본 시간 프레임 T의 가변 간격 t₁동안에 각 출력단자 쌍(부하의 각 위상)은 위상대 위상 입력 전압의 어느 하나에 연결된다. 시간 프레임 T의 잔여 부분에서, 출력 터미날의 각 쌍은 단락회로로 된다.

제8a도는 능동적 간격 동안 하나의 특별한 시간 프레임을 나타낸다. 능동 시간 간격 동안에, 전압 V_AB는 콘버어터(1)내의 스위치 A₁, B₂에 의해 출력(1)에 연결된다. 또 전압 V_CA는 콘버어터(2)내의 스위치C₁, A₂에 의해 출력(2)으로 연결되고 전압 V_BC는 콘버어터(3)내의 스위치 B₁, C₂에 의해 출력(3)으로 연결된다.

제1도와 제5도를 참고하면, 시간 간격 t₁(1), t₁(2), t₁(3)은 콘버어터(1)(2)(3)내의 각 스위치에 대한 능동적 전도간격을 정의한다. 능동적 간격의 종래 제어방식은 기본 시간 프레임 T내에서 동일한 간격으로 배치되는 것이다. 더욱 명료를 가하기 위해 능동적 시간 간격 t₁은 시간 프레임 T의 중심에 대해 대칭적으로 놓여진다.(제8a도).

제8b도에서 본 발명에 따른 "인터레이스" 제어방식의 기본원리가 도시되었다. 출력부하가 교류 입력 전원에 연결되는 동안에 "능동적" 시간 간격 t₁은 2개의 동일한 부 간격으로 분할된다. 이들 2개의 부간격들은 시간 프레임 T의 중심축에 대해 대칭으로 배치된다.

전력 콘버어터내의 스위치의 능동적 도통 간격을 나타내는 이들 2개의 부간격은 3개 전력 콘버어터에 대해 하나의 콘버어터에서 다음의 것으로 시간 프레임을 가로질러 일치되지 않는다. 예를들어, 제8b도에서와 같이, 2개의 시간 부간격은 콘버어터내의 각 스위치가 폐쇄되었을때 점차로 더 멀리 떨어지고 저감된 출력전압에서 3개 부하의 위상을 공급하는 3개 콘버어터에 의해 입력 전원으로 부터 유입되는 전류 세그멘트들은 서로 일치하지 않는다. 발생된 입력 전류 파형과 제8b도의 제어기술이 제9도에 도시되었다.

제9도가 UFC에 대한 저감된 출력 전압에서의 능동적 전도간격을 도시하며, 전압이 능동적 전도 간격 t₁의 증가하는 폭으로 증가될때 2개의 출력 전류 세그멘트는 입력선로에서 중첩되어 진다.

그럼에도 불구하고, 제10도의 (A), (B)에서와 같이, "인터레이스"형 제어방식에 의한 전압 제어의 전체범위에 걸쳐 입력전류 고조파의 실효치는 매우 크게 감소되고 (곡선 B), 종래기술의 "동일한" 제어기술에 의해 얻어진 실효치와는 상반된다.

"인터레이스" 제어방식에서 3개 전력 콘버어터내의 스위치의 능동적 전도 간격은 다양한 방식으로 적용될수 있다. 예를 들어, 능동적 간격 t₁은 더 많은 부간격으로 분할될 수 있고, 이들은 3개 콘버어터의 공통 기본 시간 프레임 T 주위에 다양한 방법으로 위치될 수 있으며, 유사한 결과를 가지는 인터레이스 방법을 달성할 수 있다. 또한 간격이 변화될 수 있다.

UFC 전압 제어에서 "인터레이싱" 기술을 적용하는 기본 법칙은 부간격의 간격을 기본 시간 프레임 T의 중심에 대해 서로 대칭으로 유지하는 것이며, 이에 의해 3개 출력 전압의 대응한 위상을 기본 출력 전압이 변화될때 동일하게 위치시킬 수 있도록 보장한다.

제안된 3개 콘버어터에 대한 인터레이스된 PWM 기법은 입력의 특별한 이상 전류를 감소시키기 위한 것이며 기본 주파수에 대해 출력 전압간의 워상 변화에 따른 불평형을 가져오지 않고서도 수행될 수 있다. 3개의 상이한 존재함수의 일단이 양호한 실시예로서 사용되고 이는 종래의 대칭적인 2중 PWM UFC 시스템형태에 관련된 존재 함수로 부터 유도된다. 여기서, 입력 실효치 이상 전류의 괄목한 감소량이 계산되어 유효하게 나타났다.

제11도는 상기 미국특허 제3, 470, 447호 및 3, 493, 893호로 부터의 곡선을 인용한 챠아트이다. 이 도표의 목적은 상기 2개의 특허가 참고로 여기서 사용되기 때문이다.

제1도-4도의 신호 P₁및 P₂를 포함하는 새로운 제어방식의 적용에 앞서, 상기 2개의 특허에서 설명된 종래의 방식이 먼저 설명되어야 할 것이다,

부하로 가는 제1도의 선로 쌍을 연결시키는데 있어 스위칭 소자가 적어도 2개의 쌍방향 스위치 BS를 구비해야 함을 유의해야 한다. 또한, 각각의 스위칭 소자 A₁B₂, B₁, A₂, A₁C₂, C₁A₂B₁C₂및 C₁B₂각각이 동작되었을때 이들 스위칭 소자는 입력선로와 부하를 포함하는 6개의 상이한 회로를 동작 시킬 수 있고, 각 회로는 1쌍의 입력선로 및 부하와 특히 2개의 역연결 모우드중의 하나를 포함한다. 따라서, 각 스위칭 소자가 턴 온 되었을때 상기 입력 선로와 출력 회로 사이에 상이한 6개의 회로 구성을 제공하고, 상기 각 회로 구성은 부하와 1쌍의 입력선로를 상호 연결시킨다. 설명을 위해서, 개별적 쌍방향 스위치는 완전한 동작을 하는 것으로 가정하고 주어진 시간에서 폐쇄 및 개방 동작을 할 수 있고 언제든지 전류가 쌍방향으르 흐를 수있는 것으로 한다.

우선 제3a도의 제어회로 CT가 스위칭 소자 A₁B₂, A₁C_2,B₁C₂, B₁A₂, C₁A₂, C₁B₂로, 배열되는 것으로 가정하고, 이들이 고정된 시간 주기 T에서 도통할 수 있게 하여 각 입력선로 전압이 다시 동일한 시간 간격동안 부하 양단에 연결되며 설정된 반복 비율 R로 반복 계속된다.

제4도에서 나타낸 바와 같이, 이 반복적이고 주기적인 스위칭 패턴은 6개의 연속적인 동일한 시간 프레임 T₁-T₆으로 정의된 시간 간격 TP에 걸쳐 나다난다. 각 스위칭 소자는 제4도의 스위칭 곡선 SW으로표시한 것과 같은 전체 시간 프레임 T에 대해 턴 온된다. 이 스위칭 패턴은 입력 교류 주파수 f₁와 스위칭 패턴의 반복 주파수 f₁사이의 차이와 동일한 주파수 f_o를 가진 "소망의"기본 주파수f_OF의 출력 전압파형 V_O을 제공한다.

이 시스템과 상기 출력 전압파형을 발생하는 제어방식은 다음의 이유에서 교류 전동기의 속도제어에 적합하게 사용될 수 있다. 즉, 광범위한 출력주파수 범위를 얻을 수 있고, 양편의 선로 주파수를 얻을 수 있고, 선로 주파수의 전이가 발생하지 않고, 가장 작은 고조파 성분의 주파수가 "기본"주파수로 부터 분리되어 직류 또는 부 고조파 성분이 나타나지 않게 되는 것이다.

이 제어방식의 많은 장점을 가지고 있지만, 이 분야에서의 사용이 엄격히 제한되는 이유는 주파수 제어가 가능할지라도 출력전압의 제어는 할 수 없으며 단지 입력전압만을 제어할 수 있기 때문이다. 따라서, 이 형태의 제어는 교류 전동기의 속도제어에 경제적으로 적용한 수는 없는 것이다.

각 스위칭 소자의 도통각은 그 소자가 완전한 것이라 할 때 관련된 시간프레임 T동안에 충분히 나타난다. 예를들어, 제3도에서 부터 쉽게 알 수 있듯이, 시간프레임 T에 대해 스위칭소자 A₁B₂는 입력전압A-B을 프레임의 전체 주기동안 부하로 공급된다. 그다음 프레임 T₂에서, 스위칭소자 A₁C₂가 턴온되어 전압 A-C를 프레임 T₂의 전체주기에서 부하로 공급하게 된다.

각 콘버어터 CV₁, CV₂, CV₃내의 스위치들은 제7도 하부에 보인 6개 구동파형 DW 및 그 좌측단위 X₁, T₁, Z₁, Y₂, Z₂로 표시한 것에 따른 종래의 제어 모우드로써 구동된다. 여기서, 각 콘버어터에 대한 일단의 구동파형이 그다음의 콘버어터에 대한 구동파형으로부터 120도 이격된 것이 다른점이다.

예를들어, 이들 구동파형이 콘버어터 CV₁의 스위치로 파형의 우측단으로 분배되어 멋대로 할당된다고 가정하면, 콘버어터 CV₂의 구동파형은 CV₁에서 120도 이격된 것을 제외하고는 동일하게 되고, 또한 콘버어터 CV₃의 구동파형도 콘버어터 CV₂의 구동파형에서 120도 이격된 것을 제외하고는 동일하다. 공통 제어회로는 일단의 구동파형을 방생하고 그들을 콘버어터 CV₁, CV₂및 CV₃사이에 분배한다.

제1도, 제2도 및 4도의 펄스 P₁, P₂의 반복비는 클록기능을 가진 타이밍 파형발생기에 의해 제공되고 그 출력주파수는 제1도의 세트점 SP을 통해 인가되는 기준전압의 크기를 조절하는 것에 반응하여 조절된다. 따라서, 제7도의 모든 곡선들은 동일한 각 시간기준을 갖는다. 짧은 기간의 펄스열 P_O로 구성된 발진기의 출력은 균일한 간격을 가지며, 정상시간 간격에서 발생된다. 펄스열 P_O는 고정된 시간지연 D₁을 유도시키는 회로로 공급된다. 이것은 출력펄스 P'₁를 발생시킨다. 펄스 P'₁는 또 다른 시간지연 D₂로 공급되며 이에 의해 출력펄스 P₁를 발생한다.

펄스 P₁는 출력펄스 P₂를 제공하는 가변지연 회로로 공급되며, 펄스 P₂는 펄스 P₁에 대해 시간 t₁만큼 지연되어 있다. 이 시간지연은 조절가능한 시간램프함수 D₃로써 표시되었고, 그 출력트레일링 에너지는 펄스P₂를 발생하기 위해 미분된다. 타이밍 파형의 조절가능성은 점선으로 나타낸 D₃에서 볼 수 있듯이 2개의 랜덤조정으로 표현된다. 제10도의 펄스 I는 지연된 펄스 P₂에 반응한 플립플롭에 의해 정의되며 지연시간고정에 있어 D₃는 펄스 P₁과 리세트 펄스 P₀사이의 가격보다 크게 된다. 따라서 P₀는 "종료"펄스로써 작용하며 시간간격 t₁을 제안한다. 펄스 P₀와 P1사이의 지연시간이 짧기 때문에 최대 가능시간 t₁은 거의 시간T에 접근하게 된다. 이 조건에서 최대 가능 출력전압은 제3도의 경우에서와 같이 UFC로 부터 얻을 수 있다. 펄스 I는 펄스 P₁에 의해 0으로 리세트된다.(그값은 I 및I이다)

펄스 P₁는 전력 변환 스위칭소자(A₁A₂···C₁, C₂)의 도통을 개시하는데 사용된다. 이들 펄스는 스위칭소자의 전도계속 기간을 종료시키는데 사용된다. 따라서, 펄스열 P₁은 출력주파수를 결정하며, 펄스열 P₂는 출력전압을 결정한다. 펄스 P₂의 위치를 펄스 P₁에 대해 변화시킴에 의해 도통 계속기간 t₂에 대한 도통기간t₁의 비율이 변화되어 평균 출력 전압의 크기가 변환된다.

펄스 P₂는 또한 펄스열 P'₂을 제공하기 위해 지연 D₄로 전송된다. 펄스열 P'₂는 전력변환 스위칭소자를 턴오프시키는데 필요한 짧은 시간만큼 펄스열 P₂에 대해 지연된다. 펄스 P'₂는 스위칭소자의 도통을 개시하는데 사용되고 그 목적은 부하로 공급되는 전력을 차단하는 단락 통로를 만들기 위한 것이다. 펄스열 P'₁은 지연 D₁만큼 P₁보다 약간 앞서서 전력변환 스위칭소자를 개시시키는데 필요한 시간을 제공한다. 따라서,

펄스 P'₁는 신호 F로써 나타낸 이전의 "단락"도통 간격을 종료시키는데 사용된다.

초당 펄스의 짝수비를 가진 단일의 펄스열은 시간간격 t₂를 개시하는데 사용되고 또 제2의 펄스열을 개시시킨다. 그러나 제1펄스열에 대해 적절한 위치변동은 시간간격 T₁을 종료시키는데 사용되고, 시간간격t₂를 개시시킨다.

신호 I는 입력전원으로 부터 교류전압의 "슬라이스"를 출력시키기 위한 도통주기를 나다낸다. 신호 F는 "단락"을 위해 사용된다. "슬라이스" 및 "단락"제어신호의 분배 및 적용은 링-카운터 작용의 원조에 의해 효과가 나타난다. 이를 위해 종래의 방법과 같이 클록펄스 P₀가 2개의 사각형 펄스열 G 및

를 발생하는공통-트리거형 플립플롭을 트리거시키는데 사용된다. 펄스 G는 짝수 P₁펄스에 중첩되고, 펄스

는 홀수P₁펄스에 중첩된다. 펄스 K₁및 K₂는 2개의 앤드게이트로 펄스 G 및 P₁,

및 P₁을 각각 공급함으로써 얻을 수 있다. 링 카운터의 출력은 1X, 1Y 및 1Z이다. 다른 링 카운터의 출력은 2X, 2Y 및 2Z로 표시하였다. 그 각 출력파형 1X', 1Y', 1Z', 2Z', 2Y'가 얻어진다. 이들 파형은 "슬라이스"시간 간격 t₁동안 전력변환 스위칭소자를 통전시키기 위한 기본구동 파형이다. 전술한 바와 같이, 펄스 F는 "단락"스위칭소자가 도통하는 기간의 간격 t₂를 한정한다. 이들 펄스는 주기적으로 6게의 펄스열(81-86)로 분배된다. 파형 DW는 1X', 1Y'···2Y', 2Z'과(81-83)으로 부터 인가된 구동신호를 나타내고 예를들어 하나의 출력 위상 즉, 콘버어터 CV₁각각의 쌍방향 스위칭소자로 분배된 후에 통합된다. 구동신호와 스위칭 소자사이의 관계는 다음과같다. A₁에 대해 X₁; B₁에 대해 Y₁; C₁에 대해 Z₁; B₂에 대해 Y₂; C₂에 대해 t₂; A₂에 대해 X₂.

무제한 주파수 변환기의 종래의 제어방식은 3-위상 브리지형태의 콘 버어터와, 쌍방향성 정전 스위치와 상기 인용한 2개의 미국특허의 제 7, 15, 17도에서 보인것과 같은 종래의 UFC장치의 절연 분배회로를 채택함으로써 가능하다. 제안된 UFC장치의 제어회로의 기본적 기능과 종래의 UFC장치의 기능은 외부 기준전압에 의해 한정된 출력 주파수의 제어방식과, 출력 주파수의 함수로써 출력 전압을 제어하는 것과(교류 전동기의 구동에 있어 필수적임), 각 기본 시간프레임 T의 전체도통 기간 t₁을 제어하는 것과, 출력전압 파형의 기본성분의 필요한 진폭을 발생시키는 것과, 제4도에 나타낸 반복적인 UFC의 스위칭 패턴순서를 발생시키는 관점으로 본다면 서로 동일한 것이다. 본 발명의 양호한 실시예에 따른 인터 레이스된 제어펄스를 발생하는 방법을 설명하기 전에 다음의 설명부터 하고자 한다. 종래의 6-펄스 UFC의 회로구성이 제12도에 도시되었다. 일반적으로, 개별적인 스위치 존재함수(h, h')는 출력전압과 입력전류에 대한 표현을 나타낸다. 그러나 상기 개별스위치 존재함수들은 종래 6-펄스 UFC에서 사용된 출력 전압과 입력전류에 대한 표현에 필요하지는 않다. 그 경우, 개별스위치 존재함수를 사용하는 것보다 선로 대 선로 상관 존재함수를 사용하는 편이 훨씬 쉽다. 따라서, 선로 대 선로 상관 존재함수(이후 선로 대 선로 상관 존재함수라 부른다)를 유도하기로 한다.

제12도에서 6-펄스 UFC에 대한 출력 전압 V₁은 다음과 같이 나타난다.

1) V₁=V_I1+V_I1, : 스위치 1 및 1'가 동시에 폐쇄되었을때

2) V₁=V_I1+V_I2'; 스위치 및 2'가 동시에 폐쇄되었을때

3) V₁=V_I2+V_I1'; 스위치 2 및 1'가 동시에 폐쇄되었을때.

일반적으로 상측으로 부터의 스위치q 및 하측으로 부터의 스위치 q'가 동시에 폐쇄되었을때.

V^± _I= V_Iｑ+V_Iq'(2.1)

만약,

라 놓고, 입력(V_1q)의 선로 대 선로전압을 다음과 같이 정의하면,

V_I= V_qｑ'=V_Iq'및V_1'= V_ｑq'=V_1q'(2.3)

q번째 선로 대 선로 입력전압으로 부터 P번째 출력전압을 나타내는 존재함수 G_pq는

g_pq= h_pqX h_pq', q'=(q+1) | 모우드 3' q'=1, 2, 3

g_pq= h_pq=g_pq(wt-π), q=(q'+1) | 모우드 3' q'=1, 2, 3 (2.4)

와 같이 되거나,

따라서 6-펄스 UFC에 대한 출력 전압은 선로 대 선로 존재함수 및 선로 대 선로 전압으로 부터 다음과 같이 얻어진다.

여기서

선로 대 선로 QUS수에 기초를 둔 6-펄스 UFC의 개념적인 형상이 제13도에 도시되어 있다.

이제 제14a-14c도를 참고하면, 제14a도는 UFC콘버어터 #1에 관해 (a) 및 (b)에서 선로 대 중립 존재함수를, (c) 및 (d)에서 라인 대 라인 존재함수를 도시하고 있다. 제14b도 및 14c도는 콘버어터 #2 및 #3에 대해 각각 유사한 곡선이며, 여기서 본 발명에 따른 인터레이스 PWM방법이 사용된다. 이들 존재함수는 초기 주파수에 대한 출력 전압 균형을 유지하면서(동일한 진폭 및 동일한 위상차 : ±2π/3) 입력 전류내의 평행선로 사이에 펄스전류 중첩을 최소화 하기 위해 UFC 시스템의 대칭적이 2중 PWM형 태로 부터유도된다.

UFC의 콘버어터 #1에 대한 존재함수를 고려하면 제13a도에 도시된 선로 대 선로 존재함수는 제14a도에서 분리되어 나타난다. 이경우 β₁은

0

β₁

π/6

의 범위에 있게되며, 존재함수는 다음과 같은 푸리에 급수로 전개된다.

여기서 계수 bn은 다음과 같이 주어진다.

제14a도의 3펄스에 대한 상대적인 위치와 폭에 따라서 bn은 다음과 같이 계산된다.

따라서 (2.10), (2.12)로 부터 g₁은

유사하게

g₁₂=g₁₁(θ₁-2π/3), g₁₃₌g₁₁(θ₁-4π/3) 및 g_Iq'=g₁-(θ₁-π), V_q, q'=1, 2, 3 (2.14)

이제 제14b도 후의 콘버어터 #에 대한 선로 대 선로 존재함수를 특징으로 하는 2-펄스 배열과 제15 b를 참고하면, 펄스폭 변조는 두개의 모우드로 분리되어 나타나는데, 하나는 ±π/9에 중심을 둔 2중방향 변조이AU, 다른 하나는 ±π/6에서 시작되는 단일 방향 변조이다. 존재함수는 각 경우에 대한 차이다.

i. 0≤β₂≤π/9에 대해 ±π/9에 중심을 둔 양측에 대한 변조,

ii.π/9≤β₂≤π/6에 대해 ± π/6으로부터 중심을 향한 변조

따라서 존재함수는 다음과 같이 주어진다.

유사하게

제14c에 따른 선로 대 선로 존재함수를 나타내는 제15c도를 참고하면, 이 경우의 펄스폭 변조는 또한 두개의 모우드로 분리되어 있다. 하나는 ± π/18에 중심을 둔 2중방향 변조이며, 다른 하나는 0으로 부터 각측에 대한 변조이다. 존재함수는,

i. 0≤β₃≤π/9에 대해 ± π/18에 중심을 둔 양측상의 변조,

ⅱ. π/9≤β₃≤π/6에 대해 0에 중심을 둔 각측의 변조,

따라서 (2.10), (2.20), (2.21)로 부터 다음을 얻을 수 있다.

유사하게

제16도는 제14a-14c도에 도시된 존재 함수를 사용할때 얻어지는 세개의 6-펄스 전압 파형을 나타낸다.

제17도는 제13도, 14a-14c도, 15a-15c도 및 16도에 따른 UFC제어 모우드를 수행하기 위한 제어 회로의 블록선도이다.

제17도의 제어 회로는 수치적으로 수행된다. 세개의 아날로그 입력 신호가, 1) 필요한 출력 전압 Vo ; 2) 필요한 출력 주파수 fo ; 3) 입력 주파수 F_IN에 입력된다.

신호 Vo는 선로(10)을 통해 8-비드 A/D 변환기(12)로 인가되어 선로(13)에 상응하는 디지탈 신호를 발생시킨다. 선로(11)에서 유도된 신호 fo는 선로(15)상에 구비된 가산기에 의해 선로(14)에서 유도된 신호f_IN와 결합되어 신호(f_IN+fo)를 만든다. 전압 제어 오실레이터(Vco)(16)는 선로(15)의 신호를 선로(17)상에서 출력된 주파수 6120(f_IN+fo)의 펄스 트레인으로 변환한다.

선로(17)의 고주파 펄스 트레인은 10단계 동기 계수기(18)(74LS 163A로 시장에서 판매되는 반도체소자임)에 인가된다. 계수기(18)는 입력된 주파수

T=11(f_IN+fo)의 크기에 의해 분할을 수행한다. 펄스의 계수는 일반적으로 제18도의(a)에 도시된 바와같이 0에서 1023까지 진행된다. 그러나 6배의 증배를 위해서10-비트 2진수(3)이 매 계수초기마다 선로(19)에 의해 장치속에 있는 핀 D₀-D₉에 적재 되거나 그러한 적재가 수행된 선로(23)을 통해 핀(21)으로 리세트 되어서 계수기가 실제로 1020을 계수 하지만 정부 계수치인 1023에 도달하게 될 것이다. 계수기(18)는 핀 Q₀-Q₉으로 부터 10-비트 선로(20)상에 제18도의(a)에도시된 바와같은 기울기를 출력하게 된다. 기본 주기는 6120의

인1020이며, Vco의 기본 주파수가 된다.

선로(20)은 ROM 함수 발생기(29)(2732A로 시장에서 판매되는 소리드 스테이트 장치임)의 핀 A₀-A₉에입력되며, 상기 발생기는 핀 A₀-A₉에 추가하여 어드레스로써 두개의 가장 중요한 디지트 입력 AA 및AB를 포함하고 있다. 제어 시켄서(27)(보통 5MHz 주파수롤 갖는 클럭(25)으로 부터 선로(26)에 의해 클럭됨)로 부터 선로(28)을 통해 어드레스함에 의해, 제어 시켄서(27)는 두개의 가장 중요한 어드레스비트 A_A, A_B를 발생하여 ROM(29)에 기억된 세개의 데이타 배열을 연속 어드레스 한다. 낮은 차수의 어드레스비트 A₀-A₉는 계수기(18)에 의해 발생된다. ROM(29)이 매팅되는 방식은 다음의 표 I에 예시되어 있다.

[표 I]

ROM의 각 1024 바이트 지역내에는 제18도에 도시된 타이밍 파형 I, II 및 Ⅲ을 발생하는 비트 형태가 기억되어 있다. 이를 타이밍 파형은 ROM(29)의 데이타 출력 핀 D₀-D₇에서 1-255범위의 값을 갖는 2진수 형태로 나타난다. 제18도의 (b)(c) 및 (d)는 그렇게 하여 얻어진것, 즉 주기 T의 중간 시점인 계수치510에 관한 거울 영상을 갖는 대향 기울기의 경사도를 갖는 세개의 타이밍 파형 I, II 및 Ⅲ을 예시하고 있다.

추가로 ROM에 기억된 함수에 의해 만들어진 세개의 타이밍 파형은 ROM의 입력에서 최초 주기(1020)의 1/6만큼 전환된다. 따라서 전환치는 타이밍 파형 I, II 및 Ⅲ사이에서 170이다. 이들 타이밍 파형은 제어 시퀸스(27)에 응답하여 선로(28)의 명령으로 사용된다. 그들은 1-255사이의 값을 갖는다. 세개의 변환기에대해 각각 UFC에 사용된 세개의 타이밍 파형은 제18도에 도시된 바와같은 삼각형일 필요가 없다는 것을 알수 있다.

ROM은 시누소이달 파형을 제공하기 위해 프로그램되며, 또한 전압 전달에서 비선형 고유치를 보상할 수있는 것과 같은 어떤 형태를 발생하기 위해 프로그램된다,

디지탈 비교기(31)는 선로(10)상의 기준치 Vo에 대해 선로(30)의 각 타이밍 파형과 A/D 변환기(12)로부터 선로(13)에 유도된 8-비트 디지탈 표시 사이의 비교를 수행한다.

제18도는 두개의 Vo치, 즉 191(Vo에 대한 최대치 255의 75%임) 및 64(그의 25%에 상응함)를 예시하고있다. 제18도의(b), (c) 및 (d)는 각각 Vo=75% 및 Vo=25%의 경우에 해당하는 세개의 UFC 변환기에 대해 특정 논리 레벨중 세 신호 XYZ의 두 세트를 나타낸다. 이들은 비교기(31)(74LS 85로써 시장에서 판매되는 반도체소자)에 의해 한 선로(32)에 출력된 논리 레벨이다. 디지탈 비교기는 기준치 Vo가 타이밍 파형 이상일 경우 "진"·또는 고레벨(1)을 발생한다. 그리하여 1/255 또는 약 0.25%의 증분과 함께 0-100%범위에 있는 듀티 사이클을 가질 수 있게된다. 연속해서 발생된 신호 X, Y 및 Z는 각각 플립플롭 FF_A, FF_B, FF_C에 래치된다.

제19도의 곡선(a)는 선로(24)에서 유도되어 시켄서(27)에 인가된 선로(17)의 신호 주기를 도시하고 있다. 선로(28)에 의해 시켄서(27)는 ROM 함수 발생기의 입력 A_A및 A_B를 제어하여 연속 시간중 제18도의 세 타이밍파형 I, II, Ⅲ을 선택하게 된다. 라인(28)의 두 동시 진행 신호는 제19도에서 (b) 및 (c)로 표시되어 있다. 빗금친 지역은 선로(24)의 Vco 출력의 기본 주기중 초기에지에 관한 신호 A_A(또는 A_B)상의 에지 발생 사이에 일치하는 가능한 딜레이를 도시하고 있다.

보통 f_IN=60Hz 및 fo=120Hz라면 제19도의 곡선(a)의 주기는 1/[6120

(f_IN+fo)]=0.9마이크로 세컨드이다.

핀 A_A, A_B에 대한 어드레스 라인이 비동기 5MHZ 신호에 의해 클럭된 계수기로 부터 유도되기 때문에 A_A, A_B=ψψ상태는 0초 이거나 길어야 0.2마이크로초로 매우 짧다· 이 시간은 규정될수 없는 변수이므로 ROM내에서 A_A, A_B=ψψ지역은 사용되지 않는다. 그러나 A_A, A_B=ψ1, 1ψ일 경우 11개의 어드레스는 항상규정될수 있는 시간 간격(보통 0.2마이크로초)을 가지게 될 것이다. 시켄서의 모든 제어 작용은 최악의 경우, 즉 VCO의 0.9마이크로초 주기보다 더 작은 0.8마이크로초내에 수행된다.

또한 4-비트 선로(40)에 의해 제어 시켄서(27)는 FF_A(선로 41에 의함), FF_B(선로 42에 의함) 및 FF_C(선로 43에 의함)의 래칭을 걸게 되며, 래칭 신호는 제19도의 (d), (e), (f)와 같이 도시된다. 또한 선로(40)은 래칭 신호를 각각이 선로(50, 51, 52)에 의해 세개의 플립플롭 FF_D, FF_E, FF_F로 통과시키며, 선로(50, 51, 52)은 각각의 선로(46, 47, 48)에 의해 플립플롭 FF_A, FF_B및 FF_C의 Q출력을 인접 플립 플릅 FF_D, FF_E또는FF_F에 전달한다. 선로(50, 51, 52)상의 래칭 신호는 동시에 진행하며, FF_A, FF_B및 FF_C로 부터의 시간 스큐데이타를 시간 일치로 가져온다. 선로(50, 51, 52)상의 신호는 제19도의(g)에 도시되어 있다.

따라서 신호 X, Y, Z는 동시에 선로(56, 57, 58)상을 통과하며, 분할기(44)에서 6개로 분할된후 선로(23, 28및 23)의 시켄서 신호에 따라서 ROM 출력 인코우더(60)(74188A로써 시장에서 판매되는 소리드 스데이트장치임)에 의해 분산된다. 분할된 타이밍 신호(1/6T)는 선로(45)에 의해 ROM(60)의 A₃, A₄, A₅입력(또는세개의 가장 중요한 디지트)에 인가되는 반면 XYZ 타이밍 파형은 그의 A₀-A₂입력에 인가된다. 따라서세개의 UFC 변환기의 GTO 장치에 대한 구동 신호는 6개 라인중 세개의 각각 그리고 상응하는 그룹상에 또한 선로(61)상에 출력된다.

이때에 기준은 제8b도, 9도, 14a-14c도, 16도 및 제18도의 곡선(c) 및 (d)가 되어야 한다.

본 발명에 따라 수행되는 "인터레이싱"은 1) UFC의 변환기 #1, #2, #3에 인가된 것과 같이 주기 T내에서 제8a도의 기간 t₁의 종래 "펄스" 또는 실제 시간 간격)를 주기 T의 중간에 대칭으로 떨어져 있는 분을 펄스로 분할 하는 것과, 2) 그러한 분을 펄스가 심지어 시간 변환기 사이의 반주기를 각각 가로질러 분포되는것이 필요하다는 것을 알수있다.

좀더 일반적으로 말하면 그러한 "인터레이싱"은 임의의 둘 또는 세개의 변환기 제어라인 사이에 0레벨(또는 "모든 상호 연결된"GTO상태)에 따르는 펄스(또는 작동시간 간격)의 일반적인 모양을 체계적인 "비선형"으로 하여 입력조화 전류의 최대 실효치 값을 최소로 하는 것을 목적으로 한다.

여러 도면에서 두개의 펄스는 제8b도와는 다르게 변환기에서 변환기까지 동일한 거리에서 동일한 기간으로 위치되어 있지만, 또한 주기의 중간에서 허상선로에 관해 측면펄스의 일부와 각 측면상에 작동 주기의 나머지 부분을 가질수 있도록 도시 되었으며, 그중 하나는 주기 T의 초기에 나머지 하나는 주기 T의 말기에 있다. 이와 같은것은 제14a-14c도 및 제16도에 예시되어 있다.

또한 작동 주기는 제8b도, 14a-14c도에서 중첩되지 않도록 예시 되었지만, "인터레이싱"은 중첩도 가능하다는 것을 알 수 있다. 이와 같은 것은 제18도의 곡선(e), (f) 및 (g)에 나타나 있으며, 증가된 전압 V는 작동 주기를 넓게 하기 때문에 강한 중첩이 일어나게 된다. 그럼에도 불구하고 "인터레이싱"은 작동 및 비작동 상태의 체계적인 비선형을 일으키기 때문에 요구되는 입력 조화 전류의 최대 실효치 값을 최소로 하는 것이 효과적으로 얻어진다.

인터레이스 변조용의 존재 함수를 얻기 위한 여러가지 방법이 제20∼27도에 그래프로 도시되어 있다.

제20도의 경우를 예를들면 (i), (ii) 및 (iii)은 3세트의 기울기 또는 타이밍 파형을 도시하고 있으며, 이들 파형은 주어진 레벨 Vo에 대해 인터레이싱이 일어나지 않는 3세트(a), (b) 및 (c)의 작동 간격을 유도한다. 제21도와 비교해 볼때 타이밍 파형 또는 기울기를 가지고 있는 허상은 상이한 값의 Vo에 대한 인터레이스 세트(a, b, c) 및 (a', b', c')로 교체되어 있다. 나머지 제22-27도는 "인터레이싱"에 대한 상이한 결과를 예시하고 있다.

Claims (6)

1. 주파수 f_IN의 다상 교류 전원과 주파수 fo의 다상 교류출력사이에 결합된 다수의 다상 정전 콘버어터(제17도 : 34-36, 53-55)를 가진 주파수 변환장치에 있어서, 상기 각 콘버어터에 대해 다수의 제어가능한 쌍방향스의치 소자(제1도 : A₁, A₂, B₁, B₂, C₁, C₂)가 상기 주파수 fo의 특성을 나타내는 시간 간격(TP)동안 계속 도통되도록 제어되고, 각 스위칭소자는 제어가능한 반복비(fo+f_IN)로 정의되는 공통시간 프레임(T)내에서 제어가능한 도통시간간격(t)을 가지며 그 간격은 전압의 연속적인 세그멘트 중에 상기 교류 전원으로부터 관련된 콘버어터로 에너지를 공급하도록 상기 반복비로 상기 연속중에 발생되며, 교류 다상 출력 시스템에 연결된 다수의 콘버어터가 구성되도록 상기 연속중에 발생된 유도 전압 세그멘트를 상기 출력에 공급하고, 상기 교류 출력의 주파수 fo는 상기 교류전원의 주파수 f_IN와 상기 반복비 사이의 차이에 대한 함수로 되고, 상기 연속에서 각 스위칭 소자 동작의 시간프레임(

   

   ) 전체에 걸쳐 분배된 스위칭 소자의

   

   기본 도통시간 간격(t^*)의 연속을 만들고 또 상기 반복비의 n배 되는 반복비에서 발생되도록 하고, 상기 시간 프레임(T)내의 기본 도통시간 간격(t^*)의 총합이 상기 제어가능한 도통시간 간격(t)과 동일하게 되는 장치와(제12도, 13도), 다른것을 제어하기 전에 각각 n배한 상기 연속중의 스위칭소자를 제어하며 교류 출력과 입력 교류 전원의 전류의 질을 개선하기 위한 장치(GL)를 포함하는 것을 특징으로 하는 주파수 변환장치.
2. 제1항에 있어서, 상기

   

   배 간격 설정수단은 각 위상의 콘버어터에 대해 주기 T의 타이밍 파형을 반복적으로 발생하는 장치(29)와, 상기 교류 출력에 대한 기준전압을 공급하기 의한 장치(12, 8)와, 상기

   

   주기의 계속 신호를 유도하기 위해 상기 각 타이밍 파형을 상기 기준 전압에 비교하고, 상기 타이밍 파형의

   

   비교는 상기 시간 프레임내의 각 타이밍 파형에 영향을 주고 기본 도통 시간 간격(t^*)의 부 신호가 상기비교가 될때마다 유도되게하는 장치(31)를 포함하고, 상기 타이밍 파형이 상호간에 동일한 크기로 서로 이격되어 상기 부신호 사이에 인터레이싱 효과를 나타내게한 것을 특징으로 하는 주파수 변환장치.
3. 제2항에 있어서, 상기 타이밍 파형은 상기 시간 프레임 간격 T의 중심 부근에서 허상(제8b도)을 가지는 것을 특징으로하는 주파수 변환장치.
4. 제3항에 있어서, 상기 타이밍 파형은 상기 시간프레임 간격 T의 2개 끝 사이에서 허상(제18도)을 갖는 것을 특징으로하는 주파수 변환장치.
5. 제4항에 있어서, 상기 발생장치는 상기 시간 파형을 저장하기위한 함수 발생기(29)를 포함하는 것을 특징으로 하는 주파수 변환장치.
6. 제5항에 있어서, 상기 함수 발생기는 시간의 선형 함수를 발생하는 것을 특징으로 하는 주파수 변환장치.

Images