JPS60226773A - 周波数変換装置 - Google Patents
周波数変換装置Info
- Publication number
- JPS60226773A JPS60226773A JP60071876A JP7187685A JPS60226773A JP S60226773 A JPS60226773 A JP S60226773A JP 60071876 A JP60071876 A JP 60071876A JP 7187685 A JP7187685 A JP 7187685A JP S60226773 A JPS60226773 A JP S60226773A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- time
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/16—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using ac to ac converters without intermediate conversion to dc
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/25—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M5/27—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means for conversion of frequency
- H02M5/271—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means for conversion of frequency from a three phase input voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Ac-Ac Conversion (AREA)
- Control Of Ac Motors In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は静止形電力周波数変換器、特に無制限形周波数
変換器（ＵＦＣ）及び例えば速度可変ＡＣモータ駆動装
置への前記ＵＦＯの応用に係わる。
変換器（ＵＦＣ）及び例えば速度可変ＡＣモータ駆動装
置への前記ＵＦＯの応用に係わる。
制御された電圧と周波数のＡＣ波を発生させるための無
制限形周波数変換器（ＵＦＯ）及びその付属の静止形ス
イッチ制御装置は、 Ｌ、Ｇｙｕｇｙｉ他の米国特許第３，４７０，４４７号
及び３．４１１３，８３８号明細書に開示されている。
制限形周波数変換器（ＵＦＯ）及びその付属の静止形ス
イッチ制御装置は、 Ｌ、Ｇｙｕｇｙｉ他の米国特許第３，４７０，４４７号
及び３．４１１３，８３８号明細書に開示されている。
前記特許は負荷の出力相に関連する各静止形変換器のス
イッチを選択的かつ周期的に制御することにより所定の
時間間隔にわたって導通させて入力電圧の制御された増
分量によって決まる電力をとり出しかつ出力し、また２
つの時間間隔の間で出力を短絡させるのに前記スイッチ
を利用し、その結果、導通時間間隔の繰返し率に応じた
周波数と、各静止形スイッチの実効導通時間によって測
定される大きさのＡＣ出力電圧を得る方法を説明してい
る。このような無制限形周波数変換器は、たとえばジゴ
ーン・ワイリー・アンド・サン社から１８７８年に刊行
されたり、Ｇｙｕｇｙｉ及びＢ、Ｒ，ぺり−著“スタチ
ック・パワー−フリークエンシー・チェンジャー″第５
−１４頁及び第３Ｅ１３−３８３頁に記載されているよ
うに可変速ＡＣ駆動装置に応用すれば好ましい成果が得
られる。これに関連して、例えばＧｙｕｇｌ ｉ及びぺ
り−はＵＦＯが入力側の電力と出力側の負荷との間で固
有の両方向性を有し、このことが回路コストを増大させ
ずにモータ駆動装置の４象限動作を可能にするとの所見
を述べている。
イッチを選択的かつ周期的に制御することにより所定の
時間間隔にわたって導通させて入力電圧の制御された増
分量によって決まる電力をとり出しかつ出力し、また２
つの時間間隔の間で出力を短絡させるのに前記スイッチ
を利用し、その結果、導通時間間隔の繰返し率に応じた
周波数と、各静止形スイッチの実効導通時間によって測
定される大きさのＡＣ出力電圧を得る方法を説明してい
る。このような無制限形周波数変換器は、たとえばジゴ
ーン・ワイリー・アンド・サン社から１８７８年に刊行
されたり、Ｇｙｕｇｙｉ及びＢ、Ｒ，ぺり−著“スタチ
ック・パワー−フリークエンシー・チェンジャー″第５
−１４頁及び第３Ｅ１３−３８３頁に記載されているよ
うに可変速ＡＣ駆動装置に応用すれば好ましい成果が得
られる。これに関連して、例えばＧｙｕｇｌ ｉ及びぺ
り−はＵＦＯが入力側の電力と出力側の負荷との間で固
有の両方向性を有し、このことが回路コストを増大させ
ずにモータ駆動装置の４象限動作を可能にするとの所見
を述べている。
新しい半導体スイッチ、例えばパワートランジスタやＧ
ＴＯ装置の出現で無制限形周波数技術が注目を浴びるに
至った。
ＴＯ装置の出現で無制限形周波数技術が注目を浴びるに
至った。
以 下 余 白
パルス幅変調（ＰＷＭ）によるＵＦＯ電圧制御は電動機
の広範囲可変周波数駆動に有用である、電動機駆動にお
けるＰＷＭ ＵＦＯの欠点の１つとして、入力電流中に
多量の非基本成分が発生する。適当な入力フィルタを挿
入することによって非基本成分をある程度軽減できるが
、このアプローチには大型フィルタが必要である。フィ
ルタが大型化すれば、フィルタＶＡＲ定格、即ち、無効
電流、挿入損も増大し、コストの増大はいうまでもない
、フィルタのサイズを小さくするため、ＰＷＭ ＵＦＯ
システムの搬送周波数を、単変調から二重、三重、四重
変調に増大する方法がある。変調周波数の増大に伴い、
優勢振幅を有する非基本成分の周波数も高い範囲にシフ
トし、フィルタリングが容易になる。ただし、この場合
、スイッチング損失も増大し、その上限はスイッチの特
性によって決定される。
の広範囲可変周波数駆動に有用である、電動機駆動にお
けるＰＷＭ ＵＦＯの欠点の１つとして、入力電流中に
多量の非基本成分が発生する。適当な入力フィルタを挿
入することによって非基本成分をある程度軽減できるが
、このアプローチには大型フィルタが必要である。フィ
ルタが大型化すれば、フィルタＶＡＲ定格、即ち、無効
電流、挿入損も増大し、コストの増大はいうまでもない
、フィルタのサイズを小さくするため、ＰＷＭ ＵＦＯ
システムの搬送周波数を、単変調から二重、三重、四重
変調に増大する方法がある。変調周波数の増大に伴い、
優勢振幅を有する非基本成分の周波数も高い範囲にシフ
トし、フィルタリングが容易になる。ただし、この場合
、スイッチング損失も増大し、その上限はスイッチの特
性によって決定される。
本発明の目的は入出力変数の質を向上させるため静止形
周波数変換法と併用する周波数変換装置を提供すること
にある。
周波数変換法と併用する周波数変換装置を提供すること
にある。
この目的に鑑み、本発明はそれぞれを周波数ｆＩＩＩの
多相ＡＣ電源と周波数ｆ、の多相ＡＣ出力の間に結合し
た複数の位相関連静止コンバータを含み、前記コンバー
タのそれぞれに対応させて前記周波数ｆ、を特徴づける
時間にわたって順次導通するように制御される複数の制
御可能な双方向性スイッチング・ユニットを設け、各ス
イッチング・ユニットが制御可能な繰返し率によって限
定され、前記繰返し率で前記順序で現われる共通時間枠
内で制御可能な導通時間を有して、連続する電圧セグメ
ントにわたって連携のコンバータを介して前記ＡＣ電源
からエネルギーを得、前記順序で得た電圧セグメントを
前記出力に供給することにより、連携の同様な複数コン
バータ、スイッチング・ユニットと共にＡＣ多相出カシ
ステムを形成するようにし、前記ＡＣ出力の周波数ｆ０
が前記ＡＣ’１ｌｌｆｉの周波数ｆ１と前記繰返し率の
差の関数となるようにした周波数変換装置において、前
記繰返し率と同期し、前記制御可能な導通時間に作動し
て前記スイッチング・ユニットの順序に従って各スイッ
チング・ユニットの動作時間枠にわたって前記順序で配
分され、前記繰返し率のｎ倍の繰返し率で現われるｎ個
の基本導通時間を設定し、前記時間枠内の前記基準導通
時間の和が前記制御可能な導通時間と等しく、ｎが前記
ＡＣ出力の出力周波数と関連する整数となるように作用
する手段と、前記順序のスイッチング会ユニットのそれ
ぞれを、他を制御する前にｎ回制御してＡＣ出力及び入
力ＡＣ電源における電流の質を高める手段を特徴とする
周波数変換装置を提供する。
多相ＡＣ電源と周波数ｆ、の多相ＡＣ出力の間に結合し
た複数の位相関連静止コンバータを含み、前記コンバー
タのそれぞれに対応させて前記周波数ｆ、を特徴づける
時間にわたって順次導通するように制御される複数の制
御可能な双方向性スイッチング・ユニットを設け、各ス
イッチング・ユニットが制御可能な繰返し率によって限
定され、前記繰返し率で前記順序で現われる共通時間枠
内で制御可能な導通時間を有して、連続する電圧セグメ
ントにわたって連携のコンバータを介して前記ＡＣ電源
からエネルギーを得、前記順序で得た電圧セグメントを
前記出力に供給することにより、連携の同様な複数コン
バータ、スイッチング・ユニットと共にＡＣ多相出カシ
ステムを形成するようにし、前記ＡＣ出力の周波数ｆ０
が前記ＡＣ’１ｌｌｆｉの周波数ｆ１と前記繰返し率の
差の関数となるようにした周波数変換装置において、前
記繰返し率と同期し、前記制御可能な導通時間に作動し
て前記スイッチング・ユニットの順序に従って各スイッ
チング・ユニットの動作時間枠にわたって前記順序で配
分され、前記繰返し率のｎ倍の繰返し率で現われるｎ個
の基本導通時間を設定し、前記時間枠内の前記基準導通
時間の和が前記制御可能な導通時間と等しく、ｎが前記
ＡＣ出力の出力周波数と関連する整数となるように作用
する手段と、前記順序のスイッチング会ユニットのそれ
ぞれを、他を制御する前にｎ回制御してＡＣ出力及び入
力ＡＣ電源における電流の質を高める手段を特徴とする
周波数変換装置を提供する。
以下、添付図面を参照して本発明の実施例を詳細に説明
する。
する。
本発明の開示内容は静止形周波数変換装置（ＵＦＯ）の
双方向性スイッチの制御に係わり、各スイッチは出力位
相のスイッチングφサイクル内で導通して各位相の３個
の出力コンバータのスイッチの有効（ａｃｔｉｖｅ）導
通時間を”インターレース”することにより、３個のコ
ンバータの導通時間が一致しないようにする。このため
、上記公知技術から公知のように有効時間を位相ごとの
制御時間枠の中心を挟んで対象の位置を占め、同じ時間
枠の３位相にわたって等間隔に配分された少なくとも２
つの同じサブ・インータバルに分割する。
双方向性スイッチの制御に係わり、各スイッチは出力位
相のスイッチングφサイクル内で導通して各位相の３個
の出力コンバータのスイッチの有効（ａｃｔｉｖｅ）導
通時間を”インターレース”することにより、３個のコ
ンバータの導通時間が一致しないようにする。このため
、上記公知技術から公知のように有効時間を位相ごとの
制御時間枠の中心を挟んで対象の位置を占め、同じ時間
枠の３位相にわたって等間隔に配分された少なくとも２
つの同じサブ・インータバルに分割する。
双方向性スイッチのこのような制御をデジタル方式で行
う。
う。
本発明はθパルスＵＦＧシステムでは３個の電動機巻線
を隔離する必要があり、各巻線が各６パルスＵＦＣコン
バータによって独立に駆動されるという所見に基〈、こ
の場合、 ＵＦＯシステムの３個のコンバータ全体を対
称的に変調する必要はない、換言すれば、コンバータを
互いに独立に非対称に変調すればよい。
を隔離する必要があり、各巻線が各６パルスＵＦＣコン
バータによって独立に駆動されるという所見に基〈、こ
の場合、 ＵＦＯシステムの３個のコンバータ全体を対
称的に変調する必要はない、換言すれば、コンバータを
互いに独立に非対称に変調すればよい。
その場合、適当な変調方法を利用することにより、入力
ｒｍｓ非基非電本電流少することができる。
ｒｍｓ非基非電本電流少することができる。
説明の便宜上、本発明をＡＣ駆動システムの一部として
説明する。ただし、本発明の静止形周波数変換装置（Ｕ
ＦＯ）は種々の分野で、かつその他の用途にも応用でき
る。
説明する。ただし、本発明の静止形周波数変換装置（Ｕ
ＦＯ）は種々の分野で、かつその他の用途にも応用でき
る。
本発明の好ましい実施例であるＡＣ駆動装置においてＡ
Ｉ４％導モータの速度を制御する可変周波数／可変電圧
出力を提供するのに無制限形周波数変換器（ＵＦＯ）を
利用する。誘導モータのポルト／ヘルツ特性に応じて基
本出力電圧を出力周波数にほぼ比例して変化させる。
Ｉ４％導モータの速度を制御する可変周波数／可変電圧
出力を提供するのに無制限形周波数変換器（ＵＦＯ）を
利用する。誘導モータのポルト／ヘルツ特性に応じて基
本出力電圧を出力周波数にほぼ比例して変化させる。
このような出力電圧の変化は従来単純なパルス幅変化技
術によって行なわれて来た。このような公知の方法では
モータ電流の高調波が増加し比較的低いモータ速度で入
力供給電流のリップルが増大した。そこで全速度（出力
周波数）範囲にわたって入力供給電流及びモータ電流の
リップルを最少限に抑える新しい電圧制御方法が提案さ
れている。この方法により低速度におけるモータの性能
が有意に改善され入力ろ波条性及びモータ損失を減少す
ることによる経済的な利点が得られる。
術によって行なわれて来た。このような公知の方法では
モータ電流の高調波が増加し比較的低いモータ速度で入
力供給電流のリップルが増大した。そこで全速度（出力
周波数）範囲にわたって入力供給電流及びモータ電流の
リップルを最少限に抑える新しい電圧制御方法が提案さ
れている。この方法により低速度におけるモータの性能
が有意に改善され入力ろ波条性及びモータ損失を減少す
ることによる経済的な利点が得られる。
以 下 余 白
米国特許第３，４７０，４４７号及び第３．４１１３．
８３８号に、“人為的に”整流される可変出力電圧式静
止形周波数変換器として開示化れている無制限形周波数
変換器（ＵＦＣ）は公知であり、この公知の変換器を以
下にＵＦＣと呼称する。
８３８号に、“人為的に”整流される可変出力電圧式静
止形周波数変換器として開示化れている無制限形周波数
変換器（ＵＦＣ）は公知であり、この公知の変換器を以
下にＵＦＣと呼称する。
その他の静止形制御電力変換器と比較した場合、ＵＦＯ
にはＡＣモータの速度を制御するための可変周波数電力
を提供するのに特に好適な重要な利点がある。これらの
利点を列挙すると下記の通りである。
にはＡＣモータの速度を制御するための可変周波数電力
を提供するのに特に好適な重要な利点がある。これらの
利点を列挙すると下記の通りである。
１、両方向電力潮流式の（即ち、電力が負荷にむかって
流れることも負荷から流れることも可能な）単段電力変
換、これはモータの回生制御を可能にする。
流れることも負荷から流れることも可能な）単段電力変
換、これはモータの回生制御を可能にする。
２、入力（供給電力）周波数によって制限されない広い
出力周波数範囲、即ち１発生する出力の周波数を入力周
波数より低くも、高くも、あるいは等しくもすることが
できる。
出力周波数範囲、即ち１発生する出力の周波数を入力周
波数より低くも、高くも、あるいは等しくもすることが
できる。
３、出力波形の周波数スペクトルは所要の基本成分の振
幅とは無関係である。また、出力波形中に含まれる“望
ましくない′”（調波）成分の周波数が全出力周波数範
囲にわたって基本周波数から充分に分離される。基本周
波数からのこのような調波周波数の分離は基本出力周波
数が低下するに従って“自然に”（即ち、出力電圧波形
構成方法を変えなくとも）増大する。従って、モータに
おける調波電流の周波数は出力周波数に関係なく低く維
持され、モータは円滑に低速で回転する。
幅とは無関係である。また、出力波形中に含まれる“望
ましくない′”（調波）成分の周波数が全出力周波数範
囲にわたって基本周波数から充分に分離される。基本周
波数からのこのような調波周波数の分離は基本出力周波
数が低下するに従って“自然に”（即ち、出力電圧波形
構成方法を変えなくとも）増大する。従って、モータに
おける調波電流の周波数は出力周波数に関係なく低く維
持され、モータは円滑に低速で回転する。
４．３相変換器の出力電圧は本来不安定である。しかし
３つの出力電圧を個別に制御することは可能である。
３つの出力電圧を個別に制御することは可能である。
５、固有の遅れ（誘導性）モータ変位力率がＡＣ”供給
電力における（位相角の等しい）進み（容量性）変位力
率となって現れる。従って、一定出力（負荷）変位力率
がそのままＡＣ供給電力に反映される。
電力における（位相角の等しい）進み（容量性）変位力
率となって現れる。従って、一定出力（負荷）変位力率
がそのままＡＣ供給電力に反映される。
６、制御が簡単である。即ち、Ｇｙｕｇｙｉ等の特許に
開示されているように、それぞれが同じ一定繰返し率を
有する２つの適当に変位したパルス列により出力周波数
及び電圧を制御することができる。
開示されているように、それぞれが同じ一定繰返し率を
有する２つの適当に変位したパルス列により出力周波数
及び電圧を制御することができる。
以下余白
しかし、上記米国特許に記載されている公知の電圧制御
方法では基本出力電圧が低下すると、出力電圧及びＡＣ
電源からの入力電流中の調波成分振幅が著しく増大する
という点でＵＦＯには欠点がある。その結果、低速時に
おいて電動機損失が増大するから入力線において充分な
フィルタが必要となる０本発明は出力電圧が最大からゼ
ロに変化するのに伴い、ＵＦＯの出入力端子における優
勢な調波と基本電圧との振幅比をほぼ一定に維持しなが
ら基本出力電圧の振幅を制御する方法を新しく提案する
。
方法では基本出力電圧が低下すると、出力電圧及びＡＣ
電源からの入力電流中の調波成分振幅が著しく増大する
という点でＵＦＯには欠点がある。その結果、低速時に
おいて電動機損失が増大するから入力線において充分な
フィルタが必要となる０本発明は出力電圧が最大からゼ
ロに変化するのに伴い、ＵＦＯの出入力端子における優
勢な調波と基本電圧との振幅比をほぼ一定に維持しなが
ら基本出力電圧の振幅を制御する方法を新しく提案する
。
以下余白
上記米国特許に記載されている無制限形周波数変換器（
ＵＦＯ）モータ駆動装置を第１図に略示した。該駆動装
置は誘導モータにの３つの固定捲線Ｗ、、Ｗ、、Ｗｌに
給電する３つの互いに全く同じ両方向変換器電力回路Ｃ
Ｖ。
ＵＦＯ）モータ駆動装置を第１図に略示した。該駆動装
置は誘導モータにの３つの固定捲線Ｗ、、Ｗ、、Ｗｌに
給電する３つの互いに全く同じ両方向変換器電力回路Ｃ
Ｖ。
、 ＣＶｘ 、 ＣＶ！ト、変換器ＣＶｔ 、 ＧＶ２
． ＣＶｓ （７）それぞれにおける両方向性スイッチ
ングユニツ ト （ＡＩ 、 Ａｔ 、 Ｂ、、Ｂ、、
Ｃ１、Ｃ２）の導通及び遮断に必要な電気信号を発生
するゲート論理回路ＧＬとから成る。モータに供給され
る出力周波数ｆ。及び電圧Ｖ、をステップポイン）ＳＰ
を介して決定する外部アナログの制御パルス列Ｐ１、Ｐ
、とｔｌＦｃの出力電圧ＶＤの関係を第２図に波形（ａ
） 、 （ｂ） 、 （ｃ）で示した。２つのパルス列
は出力周波数１０の増大と共に出力電圧ｖｏが増大して
モータ内にほぼ一定のエア拳ギャップ磁束を維持する、
第１図は変換器ＣＶ、に含まれるスイッチング・ユニッ
トＡ＋のゲート駆動回路のゲート論理回路ＧＬによるゲ
ート制御を示し、スイッチング・ユニッ） ＡＩは両方
向動作できるように取付けたＧＴＯ装置を含む、その他
のスイッチング＠ ユ、ニー−７ト Ａ２、Ｂ、、Ｂ２
、 ｃ。
． ＣＶｓ （７）それぞれにおける両方向性スイッチ
ングユニツ ト （ＡＩ 、 Ａｔ 、 Ｂ、、Ｂ、、
Ｃ１、Ｃ２）の導通及び遮断に必要な電気信号を発生
するゲート論理回路ＧＬとから成る。モータに供給され
る出力周波数ｆ。及び電圧Ｖ、をステップポイン）ＳＰ
を介して決定する外部アナログの制御パルス列Ｐ１、Ｐ
、とｔｌＦｃの出力電圧ＶＤの関係を第２図に波形（ａ
） 、 （ｂ） 、 （ｃ）で示した。２つのパルス列
は出力周波数１０の増大と共に出力電圧ｖｏが増大して
モータ内にほぼ一定のエア拳ギャップ磁束を維持する、
第１図は変換器ＣＶ、に含まれるスイッチング・ユニッ
トＡ＋のゲート駆動回路のゲート論理回路ＧＬによるゲ
ート制御を示し、スイッチング・ユニッ） ＡＩは両方
向動作できるように取付けたＧＴＯ装置を含む、その他
のスイッチング＠ ユ、ニー−７ト Ａ２、Ｂ、、Ｂ２
、 ｃ。
、及びＣ２もこのスイッチング・ユニット ＡＩと同様
である。
である。
第２図の曲線（Ｃ）から明らかなように、２つの連続す
るパルスＰ、、Ｐ、の間において、入力ＡＣ電源によっ
て供給される入力電圧波の１つのセグメントがゲート制
御両方向スイッチ（Ａ１．Ａ２、Ｂ１．Ｂ２．・・・・
またはＣ２）により変換器出力に接続される。２つの
連続するパルスＰＩ及びＢ２の間で、変換器の出力が両
方向性スイッチによって短絡される。この連続“電圧セ
グメント”は入力からとり出され、第１図の例に示すＡ
１のような連続６個のそれぞれ異なる両方向性スイッチ
を含む特定の導通パターンに従って出力に供給される。
るパルスＰ、、Ｐ、の間において、入力ＡＣ電源によっ
て供給される入力電圧波の１つのセグメントがゲート制
御両方向スイッチ（Ａ１．Ａ２、Ｂ１．Ｂ２．・・・・
またはＣ２）により変換器出力に接続される。２つの
連続するパルスＰＩ及びＢ２の間で、変換器の出力が両
方向性スイッチによって短絡される。この連続“電圧セ
グメント”は入力からとり出され、第１図の例に示すＡ
１のような連続６個のそれぞれ異なる両方向性スイッチ
を含む特定の導通パターンに従って出力に供給される。
この連続的な
“電圧セグメント°゛が、第２図の曲線（Ｃ）で種々の
出力周波数ｔｏ ＝１／：Ｈ，、ｆ、−ｆ。
出力周波数ｔｏ ＝１／：Ｈ，、ｆ、−ｆ。
及びｆｏ ＝ ５／３ｆｔについて示すようにほぼ正弦
波上の包結線を有する交流出力電圧ｖ０をつくる。（第
２図にＣａ）及び（ｂ）でそれぞれ示す）２つの連続パ
ルスＰ１．Ｐ２間で両方向性スイッチ（ＡＩ、Ａ２、Ｂ
１．・・・・Ｃ７）の導通によって発生させられる“電
圧セグメント″の平均は、第２図の（ｃ）に鎖線で示す
ように出力サイクルにわたってほぼ正弦波状に変化する
。第２図の（Ｃ）に示したコン／く一タ出力電圧Ｖ、に
よるモータ電流ｉ６を第２図の曲線（ｄ）で示した。そ
の図の点線はモータ電流−〇の基本成分ｉ。Ｆを示す。
波上の包結線を有する交流出力電圧ｖ０をつくる。（第
２図にＣａ）及び（ｂ）でそれぞれ示す）２つの連続パ
ルスＰ１．Ｐ２間で両方向性スイッチ（ＡＩ、Ａ２、Ｂ
１．・・・・Ｃ７）の導通によって発生させられる“電
圧セグメント″の平均は、第２図の（ｃ）に鎖線で示す
ように出力サイクルにわたってほぼ正弦波状に変化する
。第２図の（Ｃ）に示したコン／く一タ出力電圧Ｖ、に
よるモータ電流ｉ６を第２図の曲線（ｄ）で示した。そ
の図の点線はモータ電流−〇の基本成分ｉ。Ｆを示す。
以 下 余 白
スイッチング・パターンは２個の連続パルスＰ、、Ｐ、
間の時間と、２つのパルス列の繰返し率によって決定さ
れる。モータ中に一定のエア・ギヤ−２プ磁束を維持す
るため、周波数ｆ。が増大すると（即ち、Ｐｌ、Ｐｌの
繰返し率が増大すると）、Ｐ、及びＰｌの相互間隔が広
がることで自動的に電圧ｖ０が増大し、その結果、“電
圧セグメント”の幅が広がる。これを３つの出力周波数
列 ：ｆ、、−１／３ｆＨ； ｆｏ” ｆＩ及びｆｏ −５
７３ｆ＋について第２図にそれぞれ（ａ） 、（ｂ）及
び（Ｃ）で示した。ただし、ｆｌは３つの変換器ＣＶ。
間の時間と、２つのパルス列の繰返し率によって決定さ
れる。モータ中に一定のエア・ギヤ−２プ磁束を維持す
るため、周波数ｆ。が増大すると（即ち、Ｐｌ、Ｐｌの
繰返し率が増大すると）、Ｐ、及びＰｌの相互間隔が広
がることで自動的に電圧ｖ０が増大し、その結果、“電
圧セグメント”の幅が広がる。これを３つの出力周波数
列 ：ｆ、、−１／３ｆＨ； ｆｏ” ｆＩ及びｆｏ −５
７３ｆ＋について第２図にそれぞれ（ａ） 、（ｂ）及
び（Ｃ）で示した。ただし、ｆｌは３つの変換器ＣＶ。
、ｃｖ、 、 ｃｖ、 、に給電する入力ＡＣ電力の周
波数である。
波数である。
第３Ａ図は負荷の３相に接続されたＵＦＣを示す。
ＵＦＯの基本的な動作原理は、ＵＦＣ’の３つの出力の
１つについて第３図及び第４図に示す波形を参照するこ
とで理解が容易になるであろう、基本成分の大きさの制
御を無視すれば、ＵＦＯの基本出力電圧波形Ｖ、はスイ
ッチングφユニット対ＡＩｅ、、Ａｌ ｃ、、 Ｂ、 Ｃ，、ＢＩ Ａｔ 、 Ｃ，Ａ、、 Ｃ宜 −Ｂ
、 を所定時間Ｔにわたって上記の順序で導通させ、入
力線電圧のそれぞれを前記時間にわたって負荷に接続す
ることによって発生させることができる。このシーケン
スが所定の繰返し率で反復される。第３図から明らかな
ように、このように反復されるスイッチング・パターン
はそれぞれをＴ１．Ｔ、、Ｔ１、 Ｔ４、Ｔ５及びＴ、
で示す連続的な均等な時間枠ｉによって決まる時間ＴＰ
にわたっている。このスイッチング・パターンは上記特
許に記載されているように、ＡＣ供給電圧周波数ｆＩＮ
とスイッチング争パターンの繰返し周波数ｆｓｌとの差
〈等しい周波数ｆ０の“所要”基本成分Ｖ＃を有する出
力電圧波ｖｏを形成する。
１つについて第３図及び第４図に示す波形を参照するこ
とで理解が容易になるであろう、基本成分の大きさの制
御を無視すれば、ＵＦＯの基本出力電圧波形Ｖ、はスイ
ッチングφユニット対ＡＩｅ、、Ａｌ ｃ、、 Ｂ、 Ｃ，、ＢＩ Ａｔ 、 Ｃ，Ａ、、 Ｃ宜 −Ｂ
、 を所定時間Ｔにわたって上記の順序で導通させ、入
力線電圧のそれぞれを前記時間にわたって負荷に接続す
ることによって発生させることができる。このシーケン
スが所定の繰返し率で反復される。第３図から明らかな
ように、このように反復されるスイッチング・パターン
はそれぞれをＴ１．Ｔ、、Ｔ１、 Ｔ４、Ｔ５及びＴ、
で示す連続的な均等な時間枠ｉによって決まる時間ＴＰ
にわたっている。このスイッチング・パターンは上記特
許に記載されているように、ＡＣ供給電圧周波数ｆＩＮ
とスイッチング争パターンの繰返し周波数ｆｓｌとの差
〈等しい周波数ｆ０の“所要”基本成分Ｖ＃を有する出
力電圧波ｖｏを形成する。
第３図はそれぞれの両方向性スイッチング・ユニットに
おいて導通時間（Ｔ）が２つの連続的なスイッチング点
ＮＧ、例えば順次導通する２つの静止形スイッチ（Ａｌ
Ｂｚ、Ａ、Ｃ，、Ｂｌ ０２ 、”” ＣＩ Ｂｔ
）間に完全にまたがるシステムの動作を示すが、第４図
は導通時間（Ｔ）が制御される０例えば前記最大時間Ｔ
からｔｌに短縮されるシステムを示す。第４図に示すよ
うに、この制御は補完時間ｔｙ ＝（Ｔ −ｔ＋ ）に
わたって出力端子、即ち、負荷を短絡することによって
達成される。この短絡は同じ入力線と接続するスイッチ
対（Ａｌ Ａｔ、ＣＩ Ｇ！ 、 ・・・・ＢＩ ８２
）によって達成される。このようにＴ以内のｔの幅制
御により、上記両特許に記載されているように基本出力
電圧を制御することができる。この制御態様の特徴は６
つの等間隔時間枠Ｔ（Ｔ＋ ” Ｔｓ ）によって決ま
る時間ＴＰにわたる反復的なスイッチング・パターンで
ある。
おいて導通時間（Ｔ）が２つの連続的なスイッチング点
ＮＧ、例えば順次導通する２つの静止形スイッチ（Ａｌ
Ｂｚ、Ａ、Ｃ，、Ｂｌ ０２ 、”” ＣＩ Ｂｔ
）間に完全にまたがるシステムの動作を示すが、第４図
は導通時間（Ｔ）が制御される０例えば前記最大時間Ｔ
からｔｌに短縮されるシステムを示す。第４図に示すよ
うに、この制御は補完時間ｔｙ ＝（Ｔ −ｔ＋ ）に
わたって出力端子、即ち、負荷を短絡することによって
達成される。この短絡は同じ入力線と接続するスイッチ
対（Ａｌ Ａｔ、ＣＩ Ｇ！ 、 ・・・・ＢＩ ８２
）によって達成される。このようにＴ以内のｔの幅制
御により、上記両特許に記載されているように基本出力
電圧を制御することができる。この制御態様の特徴は６
つの等間隔時間枠Ｔ（Ｔ＋ ” Ｔｓ ）によって決ま
る時間ＴＰにわたる反復的なスイッチング・パターンで
ある。
時間枠ＴＩにおいて電力スイッチＡＩ及びＢ、が時間１
．にわたって導通する０時間ｔ１が終わると、スイッチ
Ａ、及びＡ、が時間ｔ２にわたって導通して負荷を短絡
し負荷電流の通路を提供する０次の時間枠Ｔ、において
、スイッチＡ、及びＣ，が時間ｔ、にゎたって導通して
入力電圧増分ｖＡｃ、を負荷に供給する０時間枠丁、の
時間ｔ１が終わると、スイッチＡ１及びＣ２が遮断し、
同じ時間枠の時間ｔ、にわたってスイッチＣ１及びＣ２
が導通して負荷を短絡する。スイッチング争パターンの
残りのシーケンスは第４図を検討することで理解できる
であろう、パルス列Ｐ。
．にわたって導通する０時間ｔ１が終わると、スイッチ
Ａ、及びＡ、が時間ｔ２にわたって導通して負荷を短絡
し負荷電流の通路を提供する０次の時間枠Ｔ、において
、スイッチＡ、及びＣ，が時間ｔ、にゎたって導通して
入力電圧増分ｖＡｃ、を負荷に供給する０時間枠丁、の
時間ｔ１が終わると、スイッチＡ１及びＣ２が遮断し、
同じ時間枠の時間ｔ、にわたってスイッチＣ１及びＣ２
が導通して負荷を短絡する。スイッチング争パターンの
残りのシーケンスは第４図を検討することで理解できる
であろう、パルス列Ｐ。
が時間枠Ｔを、そして出力電圧波ｖａの基本または所要
出力電圧ｖＦの出力周波数を決定し、パルス列Ｐ、が所
与の時間枠Ｔにおける時間１．及びｔ、の相対長さを決
定し、従って、基本成分Ｖ、の振幅を決定することも第
４図から明らかである。
出力電圧ｖＦの出力周波数を決定し、パルス列Ｐ、が所
与の時間枠Ｔにおける時間１．及びｔ、の相対長さを決
定し、従って、基本成分Ｖ、の振幅を決定することも第
４図から明らかである。
完全なる相■ＦＣの３つの相に関するスイッチング・パ
ターンを第５図に示した。
ターンを第５図に示した。
以下余白
上記公知ＵＦＯ装置の欠点の１つは出力電圧中の好まし
くない（調波）成分の振幅が出力周波数の減少と共に増
大することにある。これは出力周波数が減少すると°Ａ
Ｃ電動機の出力／周波数比を一定に維持するため電動機
負荷に入力電圧が供給されるタイム・インターバルｔ１
が一部時間枠Ｔに対して短縮されるからである。タイム
・インターバルｔ１が短縮され、時間枠Ｔが広がると、
その結果として、第２図の電動機電流波形ｉｏ （ｄ）
で示すように低出力周波数における電動機中の調波電流
が増大する。従って、電動機速度の低下と共に電動機損
失が増大する。
くない（調波）成分の振幅が出力周波数の減少と共に増
大することにある。これは出力周波数が減少すると°Ａ
Ｃ電動機の出力／周波数比を一定に維持するため電動機
負荷に入力電圧が供給されるタイム・インターバルｔ１
が一部時間枠Ｔに対して短縮されるからである。タイム
・インターバルｔ１が短縮され、時間枠Ｔが広がると、
その結果として、第２図の電動機電流波形ｉｏ （ｄ）
で示すように低出力周波数における電動機中の調波電流
が増大する。従って、電動機速度の低下と共に電動機損
失が増大する。
他の欠点として、ＵＦＯの入力において三相ＡＣ電源か
ら取出される入力電流の調波の振幅も、タイム・インタ
ーバル１．の短縮に伴う出力電圧基本成分の減少と共に
増大する。このことは（第８図の曲線（ａ）及び（ｂ）
に示すように基本成分Ｖ、を含む出力電圧波ｖＩｌと整
列する平均値がｉ＃のセグメント ｉ。から明らかであ
ろう、従って、ＵＦＯ変換装置の入力端子におけるフィ
ルタ処理の必要性は出力周波数（及び出力電圧）の低下
と共に著しく増大する。
ら取出される入力電流の調波の振幅も、タイム・インタ
ーバル１．の短縮に伴う出力電圧基本成分の減少と共に
増大する。このことは（第８図の曲線（ａ）及び（ｂ）
に示すように基本成分Ｖ、を含む出力電圧波ｖＩｌと整
列する平均値がｉ＃のセグメント ｉ。から明らかであ
ろう、従って、ＵＦＯ変換装置の入力端子におけるフィ
ルタ処理の必要性は出力周波数（及び出力電圧）の低下
と共に著しく増大する。
本発明の目的はこのような欠点を極力軽減し、場合によ
って解消することにある。そのため、基本成分振幅が低
出力周波数において低下しても出力電圧び入力電流波中
の顕著な調波の振幅が基本成分振幅とほぼ比例関係に維
持されるような電圧制御方法を提案する。
って解消することにある。そのため、基本成分振幅が低
出力周波数において低下しても出力電圧び入力電流波中
の顕著な調波の振幅が基本成分振幅とほぼ比例関係に維
持されるような電圧制御方法を提案する。
ＵＦＯが低出力電圧レベルで動作する時、入力供給ライ
ンの１つについて得られる電流波を第６図に示した。
ンの１つについて得られる電流波を第６図に示した。
入力電流波の調波振幅（即ち、総ｒ＋ｓｓ電流ひずみ）
が、時間１．の短縮によって出力電圧の基本成分が低下
するに従って増大する理由を第７図に示す、一定の定格
出力電流（速度に関係なく電動機の定格トルクに対応）
において、入力電流のピーク瞬間値はほとんど変化しな
いのに対して、平均（または基本）入力電流は出力電圧
が電動機速度の低下とともに低下するのに従って低下す
る。尚、一定出力電流及び低基本出力電圧のＡＣ電動機
の電力需要は一定入力電圧及び低基本人力電流のＡＣ入
力電源によって提供される。公知のＵＦＯでは平均入力
線電流は電動機に電圧が供給され、ＡＣ電源から電流が
引出される”有効あるいは能動（ａｃｔｉｖｅ）″時間
ｔｌを短縮することによって減少させる。平均（または
基本）出力電圧はゼロに近づくから、入力電流は幅がゼ
ロに近づく多数の狭いパルスから構成された状態となり
、パルス間のゼロ電流（または”受動（ｐａｓｓｉｖｅ
） ”時間ｔ、は”能動”導通時間ｔ！がゼロに近づく
のと同時に基本時間枠Ｔの長さに達する。
が、時間１．の短縮によって出力電圧の基本成分が低下
するに従って増大する理由を第７図に示す、一定の定格
出力電流（速度に関係なく電動機の定格トルクに対応）
において、入力電流のピーク瞬間値はほとんど変化しな
いのに対して、平均（または基本）入力電流は出力電圧
が電動機速度の低下とともに低下するのに従って低下す
る。尚、一定出力電流及び低基本出力電圧のＡＣ電動機
の電力需要は一定入力電圧及び低基本人力電流のＡＣ入
力電源によって提供される。公知のＵＦＯでは平均入力
線電流は電動機に電圧が供給され、ＡＣ電源から電流が
引出される”有効あるいは能動（ａｃｔｉｖｅ）″時間
ｔｌを短縮することによって減少させる。平均（または
基本）出力電圧はゼロに近づくから、入力電流は幅がゼ
ロに近づく多数の狭いパルスから構成された状態となり
、パルス間のゼロ電流（または”受動（ｐａｓｓｉｖｅ
） ”時間ｔ、は”能動”導通時間ｔ！がゼロに近づく
のと同時に基本時間枠Ｔの長さに達する。
本発明の目的は入力電流の瞬間ピーク値、従って総ｒｍ
ｓ電流ひずみを軽減できるように出力電圧を制御するこ
とにある。
ｓ電流ひずみを軽減できるように出力電圧を制御するこ
とにある。
再び第１図において、ＵＦＯの基本的電源回路は各出力
位相に１個づつ、合計３個の同じ出力コンバータから成
る。各コンバータはＡＣ電源の各位相から電流を引出す
、第５及び６図に示すように、公知スイッチング装置の
導通時間は３つの出力コンバータの時間枠で一致する。
位相に１個づつ、合計３個の同じ出力コンバータから成
る。各コンバータはＡＣ電源の各位相から電流を引出す
、第５及び６図に示すように、公知スイッチング装置の
導通時間は３つの出力コンバータの時間枠で一致する。
従って、この共通”能動”時間ｔ１において３つの出力
端子（負荷）すべてが出力コンバータの能動スイッチン
グ装置へのＡＣ入力電源と接続する。この場合、ＡＣ電
源から引出される総入力電流は３個のコンバータによっ
て個別に引出される３つの入力電流の和テアル。ＵＦＯ
のスイッチング・シーケンス（第５及び６図）から明ら
かなように、任意の有効導通時間１．において３つの負
荷電流の２つは実際には３本の結電ラインのいずれか１
本から引出される。従って、第６図に示すように、入力
電流は２つの対応出力電流の和のセグメントから成る。
端子（負荷）すべてが出力コンバータの能動スイッチン
グ装置へのＡＣ入力電源と接続する。この場合、ＡＣ電
源から引出される総入力電流は３個のコンバータによっ
て個別に引出される３つの入力電流の和テアル。ＵＦＯ
のスイッチング・シーケンス（第５及び６図）から明ら
かなように、任意の有効導通時間１．において３つの負
荷電流の２つは実際には３本の結電ラインのいずれか１
本から引出される。従って、第６図に示すように、入力
電流は２つの対応出力電流の和のセグメントから成る。
コンバータにおける導通時間は一致するから、瞬間入力
電流は”受動”時間ｔ、におけるゼロから、”有効”時
間１．における２つの出力電流の和に段階的に変化する
。
電流は”受動”時間ｔ、におけるゼロから、”有効”時
間１．における２つの出力電流の和に段階的に変化する
。
３相誘導電動機を含む電動機駆動機構には３個の独立し
た６パルスＵＦＯコンバータが必要である。各入力ライ
ン電流はＵＦＣシステムにおける各分岐電流の和である
０個々のＵＦＣコンバータに対する各分岐電流はパルス
幅変調電流である。３個のＵＦＯコンバータに対応する
３つの分岐電流は相互のオーバラップを極力小さくする
ように構成すればよい、換言すれば、入力ラインを流れ
る電流パルスを、３個のＵＦＯコンバータを個別に変調
することによって均等配分し、その結果、入力ラインに
おけるｒｍｓ非基非電本電流少すればよい。
た６パルスＵＦＯコンバータが必要である。各入力ライ
ン電流はＵＦＣシステムにおける各分岐電流の和である
０個々のＵＦＣコンバータに対する各分岐電流はパルス
幅変調電流である。３個のＵＦＯコンバータに対応する
３つの分岐電流は相互のオーバラップを極力小さくする
ように構成すればよい、換言すれば、入力ラインを流れ
る電流パルスを、３個のＵＦＯコンバータを個別に変調
することによって均等配分し、その結果、入力ラインに
おけるｒｍｓ非基非電本電流少すればよい。
ここにいう”インターレースＰｗＭ”とハ電動機駆動機
構における３個のＵＦＣコンバータのＰＩＩＩＭを制御
するかかる方法の名称である。
構における３個のＵＦＣコンバータのＰＩＩＩＭを制御
するかかる方法の名称である。
上記問題点を解消するため、３個のコンバータの有効時
間を一致させず、各タイムインターバルを少なくとも２
つの対称構成のサブインターバルに分割することによっ
てコンバータ間の時間すれと等価の効果を得、このサブ
インターバルを基本時間枠にわたって等時間配分するこ
とによりインターレースするのが本発明の提案である。
間を一致させず、各タイムインターバルを少なくとも２
つの対称構成のサブインターバルに分割することによっ
てコンバータ間の時間すれと等価の効果を得、このサブ
インターバルを基本時間枠にわたって等時間配分するこ
とによりインターレースするのが本発明の提案である。
低出力電圧においては導通時間が短縮され、入力電流の
低下とｒ、ｍ’ｓ入力電流調波の増大を招き、前記サブ
インターバルから成る導通時間はオーバラップせず、入
力電源から引出される各出力電流のセグメントは基本時
間枠に配分されたままとなる。従って、入力電流の段階
的変化の太きさは公知ＮＦＣの場合のように２つの出力
電流の瞬間値の和によってではなく、関連出力電流の瞬
間値によって決定される。ここに提案する”インターレ
ース”方式出力電圧制御法によれば、入力電流調波の最
大ｒ＋ｍｓ値を約２５駕だけ軽減できる。
低下とｒ、ｍ’ｓ入力電流調波の増大を招き、前記サブ
インターバルから成る導通時間はオーバラップせず、入
力電源から引出される各出力電流のセグメントは基本時
間枠に配分されたままとなる。従って、入力電流の段階
的変化の太きさは公知ＮＦＣの場合のように２つの出力
電流の瞬間値の和によってではなく、関連出力電流の瞬
間値によって決定される。ここに提案する”インターレ
ース”方式出力電圧制御法によれば、入力電流調波の最
大ｒ＋ｍｓ値を約２５駕だけ軽減できる。
本発明のスイッチ制御の基本原理をｌ５８Ａ図及び８Ｂ
図を参照して説明する。第８Ａ図には公知の電圧制御法
を図解した。既に述べたように、基本時間枠Ｔの可変イ
ンターバル１．において各出力端子対（及び負荷の各位
相）は位相間入力電圧の１つと接続する０時間枠Ｔの残
りの部分において、各出力端子対は短絡状態となる。第
８Ａ図は特定時間枠における有効あるいは能動インター
バルを示す、この能動インターバルにおいて、電圧ｖ＃
Ｉはコンバータ１のスイッチＡｌ８２を介して出力１と
接続し、電圧 ｖ４はコンバータ２のスイッチＣ，Ａ２
を介して出力２と接続し、電圧ＶＫはコンバータ３のス
イッチＢ、Ｃ２を介して出力３と接続する。第１及び第
５図から明らかなように、タイムインターバルｔ＋（１
）、ｔ＋（２）、及びｔ＋（３）はそれぞれコンバータ
１，２及び３の関連スイッチの有効導通時間を決定する
。公知の制御モータによる能動インターバルは基本時間
枠Ｔ内に等間隔に配列される。理解し易いように、能動
タイムインターバル１．を第８Ａ図では時間枠Ｔの中心
を挟んで対称的に決定した。
図を参照して説明する。第８Ａ図には公知の電圧制御法
を図解した。既に述べたように、基本時間枠Ｔの可変イ
ンターバル１．において各出力端子対（及び負荷の各位
相）は位相間入力電圧の１つと接続する０時間枠Ｔの残
りの部分において、各出力端子対は短絡状態となる。第
８Ａ図は特定時間枠における有効あるいは能動インター
バルを示す、この能動インターバルにおいて、電圧ｖ＃
Ｉはコンバータ１のスイッチＡｌ８２を介して出力１と
接続し、電圧 ｖ４はコンバータ２のスイッチＣ，Ａ２
を介して出力２と接続し、電圧ＶＫはコンバータ３のス
イッチＢ、Ｃ２を介して出力３と接続する。第１及び第
５図から明らかなように、タイムインターバルｔ＋（１
）、ｔ＋（２）、及びｔ＋（３）はそれぞれコンバータ
１，２及び３の関連スイッチの有効導通時間を決定する
。公知の制御モータによる能動インターバルは基本時間
枠Ｔ内に等間隔に配列される。理解し易いように、能動
タイムインターバル１．を第８Ａ図では時間枠Ｔの中心
を挟んで対称的に決定した。
第８Ｂ図には本発明に甚く”インターレース”制御モー
ドの基本原理を図解した。出力負荷がＡＣ入力電源と接
続する”能動”タイムインターバル１．はここでは２個
の同じサブインターバルに分割されている。この２つの
サブインターバルは時間枠Ｔの中心軸に対して対称位置
にある。入力電源からの出力電流セグメントをこのよう
に時間枠内に配分すれば、出力コンバータのスイッチの
有効導通時間を現わすこれらのサブインターバルは３ｇ
Ｊのコンバータの互いに隣接するコンバータの時間枠を
対比した場合整列しない０例えば、第８Ｂ図に示すよう
に、コンバータｌのスイッチＡ 、Ｂ ２．コンバータ
２のスイッチＣ，Ａ、、及びコンバータ３のスイッチＢ
、Ｃ，が閉じる２つのサブインターバルは順次距離を隔
てるから、低出力電圧においては、負荷の３つの位相に
給電する３個のコンバータにより入力電源から引込まれ
る電流セグメントは決して一致しない。発生する入力電
流波形及び第８Ｂ図に図解した制御方法を第８図に示す
。
ドの基本原理を図解した。出力負荷がＡＣ入力電源と接
続する”能動”タイムインターバル１．はここでは２個
の同じサブインターバルに分割されている。この２つの
サブインターバルは時間枠Ｔの中心軸に対して対称位置
にある。入力電源からの出力電流セグメントをこのよう
に時間枠内に配分すれば、出力コンバータのスイッチの
有効導通時間を現わすこれらのサブインターバルは３ｇ
Ｊのコンバータの互いに隣接するコンバータの時間枠を
対比した場合整列しない０例えば、第８Ｂ図に示すよう
に、コンバータｌのスイッチＡ 、Ｂ ２．コンバータ
２のスイッチＣ，Ａ、、及びコンバータ３のスイッチＢ
、Ｃ，が閉じる２つのサブインターバルは順次距離を隔
てるから、低出力電圧においては、負荷の３つの位相に
給電する３個のコンバータにより入力電源から引込まれ
る電流セグメントは決して一致しない。発生する入力電
流波形及び第８Ｂ図に図解した制御方法を第８図に示す
。
第９図はＵＦＯの低出力電圧時の有効普通インターバル
を示すが、有効導通時間ｔ、の輻を広げることによって
電圧を増大させると、入力ラインの２つの出力電流セグ
メントがオーバラップする。オーバラップするにもかか
わらず、第１０図の曲線（Ａ）及び（Ｂ）に示すように
、本発明の”インターレース”方式の制御法による電圧
制御の全範囲にわたって、公知の”一致”方式制御法（
曲線Ａ）で得られるｒｍｓとは反対に、入力電流調波の
ｒ腸ｓ値が著しく減少される（曲線Ｂ）。
を示すが、有効導通時間ｔ、の輻を広げることによって
電圧を増大させると、入力ラインの２つの出力電流セグ
メントがオーバラップする。オーバラップするにもかか
わらず、第１０図の曲線（Ａ）及び（Ｂ）に示すように
、本発明の”インターレース”方式の制御法による電圧
制御の全範囲にわたって、公知の”一致”方式制御法（
曲線Ａ）で得られるｒｍｓとは反対に、入力電流調波の
ｒ腸ｓ値が著しく減少される（曲線Ｂ）。
３個の出力コンバータにおけるスイッチの有効導通時間
を”インターレース”する本発明の方法は種々の態様で
実施することができる０例えば有効インターバル１．を
サブインターバルに分割してこれらを種々の態様で３個
のコンバータに、かつ共通の基本時間枠Ｔに配分するこ
とにより同様の効果を有するインターレースを達成する
ことができる。また、サブインターバル間の間隔が変化
してもよい、″インターレース”技術をＵＦＣ電圧制御
に応用する原則はサブインタールの間隔を基本時間枠Ｔ
の中心に関して対称とすることにより、３つの出力電圧
の相対位相位置が基本出力電圧振幅の変化に関係なく同
じであるようにすることにある。
を”インターレース”する本発明の方法は種々の態様で
実施することができる０例えば有効インターバル１．を
サブインターバルに分割してこれらを種々の態様で３個
のコンバータに、かつ共通の基本時間枠Ｔに配分するこ
とにより同様の効果を有するインターレースを達成する
ことができる。また、サブインターバル間の間隔が変化
してもよい、″インターレース”技術をＵＦＣ電圧制御
に応用する原則はサブインタールの間隔を基本時間枠Ｔ
の中心に関して対称とすることにより、３つの出力電圧
の相対位相位置が基本出力電圧振幅の変化に関係なく同
じであるようにすることにある。
入力非基本電流を減少するため本発明が提案する３個の
ＵＦＯコンバータに対するインターレースＰＷＭ方式は
ＵＦＯ出力電圧間に基本周波数に対する位相ずれアンバ
ランスを発生させることなく上記原則を満たすものであ
る。
ＵＦＯコンバータに対するインターレースＰＷＭ方式は
ＵＦＯ出力電圧間に基本周波数に対する位相ずれアンバ
ランスを発生させることなく上記原則を満たすものであ
る。
好ましい実施例として後述する３通りの異なる状態関数
を利用するが、この状態関数は従来の対称ダブルＰＩＩ
ＩＭ ＵＦＩＩ；システムに関する状態関数から誘導さ
れる。このアプローチを採用すれば入力非基本電流を著
しく減少できることが計算の結果明らかとなった。
を利用するが、この状態関数は従来の対称ダブルＰＩＩ
ＩＭ ＵＦＩＩ；システムに関する状態関数から誘導さ
れる。このアプローチを採用すれば入力非基本電流を著
しく減少できることが計算の結果明らかとなった。
第１１図は、Ｌ−Ｇｙｕｔｍｈ米国特許第３．４７０，
４４７号及び第３，４９３，８３８号から引用した曲線
チャートである０本発明を説明するため、この２つの米
国特許を必要に応じて引用する。第１及び第４図の信号
ＰＬ及びＰ２を含む新しい制御方法の実施を考察する前
にり、Ｇｙｕｇ２ｉ等の米国特許第３，４７０，４４７
号及び３．４１１１３．９３８号に開示されている従来
の方法の概要を説明する。
４４７号及び第３，４９３，８３８号から引用した曲線
チャートである０本発明を説明するため、この２つの米
国特許を必要に応じて引用する。第１及び第４図の信号
ＰＬ及びＰ２を含む新しい制御方法の実施を考察する前
にり、Ｇｙｕｇ２ｉ等の米国特許第３，４７０，４４７
号及び３．４１１１３．９３８号に開示されている従来
の方法の概要を説明する。
以 下 余 白
第１図に示す任意の線対を負荷に接続するためには少な
くとも２つの両方向性スイッチＢＳを含むスイッチング
・ユニットが必要である。従って、各スイッチング・ユ
ニットＡｌ ａｔ、Ｂ、Ａ、、Ａ、Ｃ，、ｃ、Ａｔ、Ｂ
、Ｇ、及びｃ、Ｂ、を個別に動作させると入力線及び負
荷を含む６通りの回路を構成することができ、それぞれ
の回路は２つの互いに逆の接続モードの何れか１つのモ
ードで１対の入力線及び負荷を含む、即ち、それぞれの
スイッチング・ユニットは導通すると前記入力線と出力
回路の間に６通りの異なる回路構成のうちの１つを成立
させ、この回路構成のそれぞれが負荷と１対の入力線と
を互いに接続させる。説明の便宜上、個々の両方向性ス
イッチＢＳが完全である、即ち、所与の時点において開
閉させることができ、閉成しさえしれば電流がいずれか
一方向に自由に流れるど想定する。
くとも２つの両方向性スイッチＢＳを含むスイッチング
・ユニットが必要である。従って、各スイッチング・ユ
ニットＡｌ ａｔ、Ｂ、Ａ、、Ａ、Ｃ，、ｃ、Ａｔ、Ｂ
、Ｇ、及びｃ、Ｂ、を個別に動作させると入力線及び負
荷を含む６通りの回路を構成することができ、それぞれ
の回路は２つの互いに逆の接続モードの何れか１つのモ
ードで１対の入力線及び負荷を含む、即ち、それぞれの
スイッチング・ユニットは導通すると前記入力線と出力
回路の間に６通りの異なる回路構成のうちの１つを成立
させ、この回路構成のそれぞれが負荷と１対の入力線と
を互いに接続させる。説明の便宜上、個々の両方向性ス
イッチＢＳが完全である、即ち、所与の時点において開
閉させることができ、閉成しさえしれば電流がいずれか
一方向に自由に流れるど想定する。
先ず、第３Ａ図の制御回路ＧＴを、所与の時間丁にわた
ってスイッチング・ユニット Ａ、Ｂ、、ＡＩ Ｃｔ、 ＢＩＣｔ、Ｂ、Ａ。
ってスイッチング・ユニット Ａ、Ｂ、、ＡＩ Ｃｔ、 ＢＩＣｔ、Ｂ、Ａ。
、ｃ、Ａ、、ｃ、Ｂ、がこの順序で導通し、同じ時間に
わたって各入力線電圧が順次負荷に接続され、このシー
ケンスが所与の繰返し率Ｒで反復されるように構成しで
あると想定する。第４図から明らかなように、この周期
的な、または反復的なスイッチング拳パターンはそれぞ
れ？、、？、、Ｔ、、 Ｔ４、 Ｔ。
わたって各入力線電圧が順次負荷に接続され、このシー
ケンスが所与の繰返し率Ｒで反復されるように構成しで
あると想定する。第４図から明らかなように、この周期
的な、または反復的なスイッチング拳パターンはそれぞ
れ？、、？、、Ｔ、、 Ｔ４、 Ｔ。
及びＴ＠で示す８個の連続する均等な時間枠Ｔによって
決まる時間ＴＰにわたって現れる。
決まる時間ＴＰにわたって現れる。
第４図にスイッチング曲線Ｓ−で示すように各スイッチ
ング・ユニットは時間枠Ｔいっばいにわたって導通状態
にある。このスイッチング・パターンは入力ＡＣの周波
数ｆ１とスイッチング・パターンの繰返し率ｆｇＩとの
差に等しい周波数ｆ、の“所与の”基本成分Ｖ、を膚す
る出力電圧波Ｖ、を提供する。この出力電圧波形を発生
させる上記制御系は下記の理由からＡＣ装置の速度制御
に特に好適である。
ング・ユニットは時間枠Ｔいっばいにわたって導通状態
にある。このスイッチング・パターンは入力ＡＣの周波
数ｆ１とスイッチング・パターンの繰返し率ｆｇＩとの
差に等しい周波数ｆ、の“所与の”基本成分Ｖ、を膚す
る出力電圧波Ｖ、を提供する。この出力電圧波形を発生
させる上記制御系は下記の理由からＡＣ装置の速度制御
に特に好適である。
即ち、広い出力周波数範囲が可能であり、ライン周波数
のいずれの側にも周波数が得られ、ライン周波数の変化
が円滑に行なわれ、最低周波数成分の周波数が“基本”
周波数から大きく分離され、［ｌＧまたは低調波成分が
存在しない。
のいずれの側にも周波数が得られ、ライン周波数の変化
が円滑に行なわれ、最低周波数成分の周波数が“基本”
周波数から大きく分離され、［ｌＧまたは低調波成分が
存在しない。
このような制御回路には利点もあるが、周波数制御は可
能でも入力電圧を制御しない限り出力電圧の制御は不可
能であるから、その用途はかなり制約される。従ってこ
のような制御回路をＡＣ装置の速度制御に経済的に応用
することは不可薫である。
能でも入力電圧を制御しない限り出力電圧の制御は不可
能であるから、その用途はかなり制約される。従ってこ
のような制御回路をＡＣ装置の速度制御に経済的に応用
することは不可薫である。
各スイッチング・ユニットの導通角度または導通時間は
（完全なスイッチであるなら）割当て時間枠Ｔの全範囲
にわたる０例えば第３図から明らかなように、時間枠Ｔ
、ではスイッチング・ユニッ） ＡＩ Ｂｔはこの時間
枠の全範囲にわたり負荷に対して入力電圧Ａ −Ｂを供
給する０次の時間枠（↑、）にスイッチングφユニット
Ａ、Ｃ，が導通して枠子の全範囲にわたって負荷に電圧
＾−Ｃを供給、以下同様な動作が行なわれる。
（完全なスイッチであるなら）割当て時間枠Ｔの全範囲
にわたる０例えば第３図から明らかなように、時間枠Ｔ
、ではスイッチング・ユニッ） ＡＩ Ｂｔはこの時間
枠の全範囲にわたり負荷に対して入力電圧Ａ −Ｂを供
給する０次の時間枠（↑、）にスイッチングφユニット
Ａ、Ｃ，が導通して枠子の全範囲にわたって負荷に電圧
＾−Ｃを供給、以下同様な動作が行なわれる。
各変換器ＣＶ＋ 、 ＣＶｔ 、 ＣＶ２のスイッチは
各変換器の駆動波形群が次の変換器の駆動波形群から１
２０ °変位した関係にあることを除けば公知の制御態
様の下に、第７図下部に示す６個の駆動波形Ｉ１ｗ、即
ち、それぞれの左端に参照符号Ｘ、、Ｙ、、ｚ＋、Ｙｔ
、Ｚ７、Ｘ、を付した６個の駆動波形に従って駆動され
る０例えば、これらの駆動波形を、波形右端に分布を示
しである変換器Ｃｖｌのスイッチに任意に割当てると、
変換器Ｃｖｌの駆動波形はＣｖｌの駆動波形群から１２
０°変位していることを除けば ＣＶ、の場合と同じであり、変換器ＣＶ、の駆動波形は
変換器Ｃｖ、の駆動波形群から１２０°変位しているこ
とを除けば変換器Ｃｖ、の場合と同じである。共通の制
御回路が駆動波形群ＩＩｗを発生させ、これを３つの変
換器ｃｗｔ 、 ＧＶ。
各変換器の駆動波形群が次の変換器の駆動波形群から１
２０ °変位した関係にあることを除けば公知の制御態
様の下に、第７図下部に示す６個の駆動波形Ｉ１ｗ、即
ち、それぞれの左端に参照符号Ｘ、、Ｙ、、ｚ＋、Ｙｔ
、Ｚ７、Ｘ、を付した６個の駆動波形に従って駆動され
る０例えば、これらの駆動波形を、波形右端に分布を示
しである変換器Ｃｖｌのスイッチに任意に割当てると、
変換器Ｃｖｌの駆動波形はＣｖｌの駆動波形群から１２
０°変位していることを除けば ＣＶ、の場合と同じであり、変換器ＣＶ、の駆動波形は
変換器Ｃｖ、の駆動波形群から１２０°変位しているこ
とを除けば変換器Ｃｖ、の場合と同じである。共通の制
御回路が駆動波形群ＩＩｗを発生させ、これを３つの変
換器ｃｗｔ 、 ＧＶ。
、ＣＶ、間に配分する。
第１図、第２図及び第４図に示すパルスＰＩ、 Ｐ、の
繰返し率は、第１図のセットポイン）ＳＰを介して供給
される基準電圧の大きさの調整に応答して出力周波数を
調整できるクロックを有する調時波形発生器によって与
えられる。従って、第７図の曲線はいずれも同じ相対時
間軸に沿っている０発生回路の出力は一定の間隔を保っ
て規則的な時間間隔で発生する短いパルス列Ｐ０から成
る。パルスＰ０は一部時間遅延ＤＩを導入する回路に供
給される。その結果、出力パルスＰ′重が得られる。パ
ルスｐＨが他の時間遅延回路Ｄｔに供給されてパルスＰ
Ｉｌに対して更に遅延した出力パルスＰ、が発生される
。
繰返し率は、第１図のセットポイン）ＳＰを介して供給
される基準電圧の大きさの調整に応答して出力周波数を
調整できるクロックを有する調時波形発生器によって与
えられる。従って、第７図の曲線はいずれも同じ相対時
間軸に沿っている０発生回路の出力は一定の間隔を保っ
て規則的な時間間隔で発生する短いパルス列Ｐ０から成
る。パルスＰ０は一部時間遅延ＤＩを導入する回路に供
給される。その結果、出力パルスＰ′重が得られる。パ
ルスｐＨが他の時間遅延回路Ｄｔに供給されてパルスＰ
Ｉｌに対して更に遅延した出力パルスＰ、が発生される
。
パルスＰ、が可変遅延回路に供給されると、該回路はパ
ルスＰ、に対して時間１．だけ遅延した出力パルスＰ、
を発生する。この時ｉ遅延を調整自在に時定されるラン
プ応答Ｄａとして図示したが、その出力後縁を微分する
ことによってパルスＰ、が得られる。
ルスＰ、に対して時間１．だけ遅延した出力パルスＰ、
を発生する。この時ｉ遅延を調整自在に時定されるラン
プ応答Ｄａとして図示したが、その出力後縁を微分する
ことによってパルスＰ、が得られる。
Ｄ２では調時波形の可調性を破線で示す２つのランダム
な調整によって例示しである。第１０図のパルスＩは、
遅延パルスＰ叩に応答してフリップフロップにより、あ
るいは遅延Ｉｌ］３の時間遅延設定がパルスＰ、とリセ
ット−パルスＰ。との間のインターバルより大きい場合
には前記パルスＰにより決まる。従ってパルスＰ０は“
エンド・ストー／プ”パルスとして作用し、時間ｔの限
界をマークする。
な調整によって例示しである。第１０図のパルスＩは、
遅延パルスＰ叩に応答してフリップフロップにより、あ
るいは遅延Ｉｌ］３の時間遅延設定がパルスＰ、とリセ
ット−パルスＰ。との間のインターバルより大きい場合
には前記パルスＰにより決まる。従ってパルスＰ０は“
エンド・ストー／プ”パルスとして作用し、時間ｔの限
界をマークする。
パルスＰ０とパルスＰＩとの間の遅延は比較的短いから
、可能な最長時間１．は時間Ｔとほぼ等しくなる。この
ような条件下では第３図の場合のようにＵＦＯからほぼ
最大出力電圧に近い出力電圧が得られる。・パルスエは
（その値が■及びＩである）パルスＰＩによってゼロに
リセットされる。
、可能な最長時間１．は時間Ｔとほぼ等しくなる。この
ような条件下では第３図の場合のようにＵＦＯからほぼ
最大出力電圧に近い出力電圧が得られる。・パルスエは
（その値が■及びＩである）パルスＰＩによってゼロに
リセットされる。
パルスＰＩは電源切換えスイッチング拳ユニット（Ａ＋
、 Ａｆｆ、・・・・（＋、Ｃｔ）の導通を開始させる
のに利用される。パルスＰ！はその繰返し率は同じであ
るが、選択した時間間隔１．だけ調節自在に変位させで
ある。このパルスはスイッチング拳ユニットの導通時間
を終了させるの利用される。即ち、パルス列ＰＬは出力
周波数を決定し、パルス列Ｐｔは出力電圧を決定する。
、 Ａｆｆ、・・・・（＋、Ｃｔ）の導通を開始させる
のに利用される。パルスＰ！はその繰返し率は同じであ
るが、選択した時間間隔１．だけ調節自在に変位させで
ある。このパルスはスイッチング拳ユニットの導通時間
を終了させるの利用される。即ち、パルス列ＰＬは出力
周波数を決定し、パルス列Ｐｔは出力電圧を決定する。
パルスＰＩに対するパルスＰ、の位置を変化させること
により導通時間ｔ１と導通時間ｔ、の比を変化させ、上
記米国特許に説明されているように平均出力電圧の大き
さを変える。
により導通時間ｔ１と導通時間ｔ、の比を変化させ、上
記米国特許に説明されているように平均出力電圧の大き
さを変える。
パルスＰ、はまた遅延回路Ｄａに伝送されてパルス列Ｐ
、′を発生させる。パルス列Ｐ、′はパルス列Ｐ、に対
して、電源切換えスイッチング・ユニットを遮断するの
に必要な短い時間だけ遅延させられる。パルスＰ！′は
負荷へのエネルギー通過を遮断する“短絡”バスを形成
することを目的とするスイッチング・ユニットの導通な
開始させるのに利用される。遅延回路口！の出力から供
給されるパルス列Ｐ′１はパルスＰＩよりもやや先行す
ることにより次の電源切換えスイッチング・ユニットを
起動させるのに必要な時間を提供する。従って、パルス
Ｐ′１は信号Ｆで示すような先行の“短絡”導通インタ
ーバルを終了させるのに利用される。
、′を発生させる。パルス列Ｐ、′はパルス列Ｐ、に対
して、電源切換えスイッチング・ユニットを遮断するの
に必要な短い時間だけ遅延させられる。パルスＰ！′は
負荷へのエネルギー通過を遮断する“短絡”バスを形成
することを目的とするスイッチング・ユニットの導通な
開始させるのに利用される。遅延回路口！の出力から供
給されるパルス列Ｐ′１はパルスＰＩよりもやや先行す
ることにより次の電源切換えスイッチング・ユニットを
起動させるのに必要な時間を提供する。従って、パルス
Ｐ′１は信号Ｆで示すような先行の“短絡”導通インタ
ーバルを終了させるのに利用される。
即ち、毎秒パルス繰返し率が均一な単一パルス列を利用
してインターバル１．を開始させ、同じ均一な繰返し率
の、しかし第１パルス列に対して適当な変位の第２パル
ス列を利用してインターバル１．を終了させ、インター
バルｔりを開始させる。
してインターバル１．を開始させ、同じ均一な繰返し率
の、しかし第１パルス列に対して適当な変位の第２パル
ス列を利用してインターバル１．を終了させ、インター
バルｔりを開始させる。
■信号は入力電源からＡＣ電圧の“スライス”を出力す
る導通時間を表わし、Ｆ信号は“短絡″のために利用さ
れる。“スライス”及び゛°短絡”制御信号の配分及び
供給はリングカウンタの助けにより行なわれる。これを
公知態様で行なうためにはクロック・パルスＰ。
る導通時間を表わし、Ｆ信号は“短絡″のために利用さ
れる。“スライス”及び゛°短絡”制御信号の配分及び
供給はリングカウンタの助けにより行なわれる。これを
公知態様で行なうためにはクロック・パルスＰ。
を利用して共通トリガー式フリップフロップをトリガー
し、２つの方形波パルス列Ｇ及びＧを発生させる。パル
スＧは常に偶数のＰ１パルスとオーバラップし、Ｇパル
スは奇数Ｐ１パルスとオーバラップする。パルスＧ及ヒ
Ｐ１とＧ及びＰ、をそれぞれ２つのＡＮＤゲートに供給
することによってパルスに１及びに、が得られる。パル
スに１及び Ｋ、はそれぞれ２つの３段リングカウンタ
の入力に供給される。一方のリングカウンタの出力はＩ
Ｘ、 ＩＹ及び！Ｚであり、他方のリングカウンタの出
力は２ｘ、２Ｙ、及び２ｚである。それぞれ波形ＩＸ’
、 ＩＹ’ 、 １２’ 、２Ｚ’ 、 ２Ｙ’及び
２Ｘ’ １７）出力が得られる。これらが“スライス”
時間間隔ｔにわたって電源切換えスイッチング・ユニッ
トを導通状態にするための基本駆動波形である。既に述
べたように、パルスＦは″短絡”スイッチング・ユニッ
トが導通するインターバルｔ、を決める。このパルスは
周期的に６つの別々のパルス列８１−８８に配分される
、波形ＤＷｌｔ１つの出力相、即ち、変換器ＣｖＩの場
合、 ＩＸ’ 、 ＩＹ’ 、 １２’ 、 ２Ｘ’
、 ２Ｙ’、２Ｚ ’及び８１−８３から分配後一旦組
合わせて個々の両方向静止形スイッチに供給される駆動
信号を表わす、駆動信号とスイッチング・ユニットの間
の関係は以下の通りである二ＡＩニハＸｒ 、Ｂ＋ ニ
ハＹ＋ 、Ｃ＋ ニはＺ。
し、２つの方形波パルス列Ｇ及びＧを発生させる。パル
スＧは常に偶数のＰ１パルスとオーバラップし、Ｇパル
スは奇数Ｐ１パルスとオーバラップする。パルスＧ及ヒ
Ｐ１とＧ及びＰ、をそれぞれ２つのＡＮＤゲートに供給
することによってパルスに１及びに、が得られる。パル
スに１及び Ｋ、はそれぞれ２つの３段リングカウンタ
の入力に供給される。一方のリングカウンタの出力はＩ
Ｘ、 ＩＹ及び！Ｚであり、他方のリングカウンタの出
力は２ｘ、２Ｙ、及び２ｚである。それぞれ波形ＩＸ’
、 ＩＹ’ 、 １２’ 、２Ｚ’ 、 ２Ｙ’及び
２Ｘ’ １７）出力が得られる。これらが“スライス”
時間間隔ｔにわたって電源切換えスイッチング・ユニッ
トを導通状態にするための基本駆動波形である。既に述
べたように、パルスＦは″短絡”スイッチング・ユニッ
トが導通するインターバルｔ、を決める。このパルスは
周期的に６つの別々のパルス列８１−８８に配分される
、波形ＤＷｌｔ１つの出力相、即ち、変換器ＣｖＩの場
合、 ＩＸ’ 、 ＩＹ’ 、 １２’ 、 ２Ｘ’
、 ２Ｙ’、２Ｚ ’及び８１−８３から分配後一旦組
合わせて個々の両方向静止形スイッチに供給される駆動
信号を表わす、駆動信号とスイッチング・ユニットの間
の関係は以下の通りである二ＡＩニハＸｒ 、Ｂ＋ ニ
ハＹ＋ 、Ｃ＋ ニはＺ。
、Ｂ、ニはＹ７、Ｉ：２ニ’はＺ２、 Ａ２ニはＸ２で
ある。
ある。
本発明によって改良される公知のυＦＧ誘導モータ駆動
装置の動作及び制御を完全に理解するためには、前述の
米国特許第３．４７１１，４４７及び３．４１１３，８
３８号を参照されたい。
装置の動作及び制御を完全に理解するためには、前述の
米国特許第３．４７１１，４４７及び３．４１１３，８
３８号を参照されたい。
以 下 余 白
従来の６パルスＵＦＣの一実施例を第１２図に示した。
一般に、個々のスイッチ状態関数（Ｉｈ］、 ［ｈ’
］）は出力電圧及び入力電流の表現したものである。し
かし、従来の６パルスυＦＣを使用する場合、出力電圧
及び入力電流を表現するのにこのような個々のスイッチ
状態関数は不要である。この場合、個々のスイッチ状態
関数を使用するよりも線間相関状態関数を使用する方が
遥かに容易である。従って、ここでは（以後線間状態関
数と呼称する）線間相関状態関数をめる。
］）は出力電圧及び入力電流の表現したものである。し
かし、従来の６パルスυＦＣを使用する場合、出力電圧
及び入力電流を表現するのにこのような個々のスイッチ
状態関数は不要である。この場合、個々のスイッチ状態
関数を使用するよりも線間相関状態関数を使用する方が
遥かに容易である。従って、ここでは（以後線間状態関
数と呼称する）線間相関状態関数をめる。
第１２図から明らかなように、６パルスＩＪＰＣの出力
電圧 ■ は ： １ １） スイ・ンチ１及び１′が同時に閉じれば、２）
スイッチｌ及び２′が同時に閉じれば、３） スイッチ
２及び１′が同時に閉じれば、である。
電圧 ■ は ： １ １） スイ・ンチ１及び１′が同時に閉じれば、２）
スイッチｌ及び２′が同時に閉じれば、３） スイッチ
２及び１′が同時に閉じれば、である。
一般に、スイッチｑが上側から、ｑ′が下側からそれぞ
れ同時に閉じれば。
れ同時に閉じれば。
もし
以 下 余 白
とし、入力（ｖ ）の線間電圧を
９
Ｖ＝Ｖ、＝Ｖ 及び
ｌ ｑＱ ＩＱ′
”′＝Ｖ ＝−Ｖ
９・ｑ Ｉｑ （２，３）
と限定すれば、ｑ番目めの線間入力電圧からのｐ！Ｉｆ
目の出力電圧を表わす状態関数ｇ は ｐｑ ｑ ＝ｈ ｘｈ 、、ｑ’ ＝（ｑ◆１） ｑ＝ｌ、２
．３四 ρＱ Ｆｌ ｍｏｄｅ３′ ｑ −ｈ ′ｘｈ ＝ｑ′（ｗｔ−π）ｐｑ ｐｑ ｐ
ｑ四 ｑｌｑ′ ＋ １）ｑ′ ・１，２．３ （２，４１ｍ
ｏｄｅ ３ ′ ［ｇｌ （２，６） 従って６パルスＵＦＣの出力電圧は下記のように線間状
態関数及び線間電圧からめられる。
目の出力電圧を表わす状態関数ｇ は ｐｑ ｑ ＝ｈ ｘｈ 、、ｑ’ ＝（ｑ◆１） ｑ＝ｌ、２
．３四 ρＱ Ｆｌ ｍｏｄｅ３′ ｑ −ｈ ′ｘｈ ＝ｑ′（ｗｔ−π）ｐｑ ｐｑ ｐ
ｑ四 ｑｌｑ′ ＋ １）ｑ′ ・１，２．３ （２，４１ｍ
ｏｄｅ ３ ′ ［ｇｌ （２，６） 従って６パルスＵＦＣの出力電圧は下記のように線間状
態関数及び線間電圧からめられる。
（２，８）
線間変数に基〈６パルスＵＦＣの原理図を第１３図に示
した。
した。
１４Ａ −１４０図において、１４Ａ図はりＦＣのコン
バータ＃ｌに関して中性に対する線の状態関数を（ａ）
に、線間状態関数を（ｃ）にそれぞれ示す。第１４Ｂ図
及び１００図は本発明のインターレースＰＷＭ方を採用
したコンバータ＃２及び＠３に関してそれぞれ示す同様
の曲線を示す。
バータ＃ｌに関して中性に対する線の状態関数を（ａ）
に、線間状態関数を（ｃ）にそれぞれ示す。第１４Ｂ図
及び１００図は本発明のインターレースＰＷＭ方を採用
したコンバータ＃２及び＠３に関してそれぞれ示す同様
の曲線を示す。
基本周波数の出力電圧バランス（等しい振幅及び等しい
位相差、±２ｎ／３）を維持しながら入力電流における
並列線間のパルス電流オーバラップを極力小さくするよ
うに対称ダブルＰＷＭ形ｔｌＦｃスステムからこれらの
状態関数をめる。
位相差、±２ｎ／３）を維持しながら入力電流における
並列線間のパルス電流オーバラップを極力小さくするよ
うに対称ダブルＰＷＭ形ｔｌＦｃスステムからこれらの
状態関数をめる。
以 下 余 白
１１ＦＧのフン八−タ番１の状態関数を考慮し、第１３
Ａ図に示した線間状態関数を第１４図に別個図解した。
Ａ図に示した線間状態関数を第１４図に別個図解した。
この場合、β１は０≦ β ≦ π／８ （２，９）
の範囲内にあり、状態関係は次のようなフーリエ級数に
分解することができる。
分解することができる。
ただし係数ｂ は
によって与えられる。
第１４Ａ図に示す３個のパルスの相対部分及び幅に従い
、ｂは下記のように計算される。
、ｂは下記のように計算される。
（２，１２）
従って、ｑ は（２，１０）、（２，１２）から＋＋
同様に、
ｇ −ｇ（１１−２π／３）、ｇ −ｚｃＯ−４π／３
）＋２１１１ １３１１１ また ｇ ・′ｇ （０−酌・９・ｑ′”１・２・３・ （２
，１４）ｌｑｌｑｌ ｑ 第１５Ｂ図と、コンバータ＃２の線間状態関数を特徴づ
ける第１４８図に示す２パルス配置から明らかなように
、パルス幅変調は２つのモードの分類される。一方は士
゛π１９を中心とする双方向性変調、他方は±π／Ｂを
起点とする単方向性変調である。状態関数はそれぞれの
モードに応じて異なる。
）＋２１１１ １３１１１ また ｇ ・′ｇ （０−酌・９・ｑ′”１・２・３・ （２
，１４）ｌｑｌｑｌ ｑ 第１５Ｂ図と、コンバータ＃２の線間状態関数を特徴づ
ける第１４８図に示す２パルス配置から明らかなように
、パルス幅変調は２つのモードの分類される。一方は士
゛π１９を中心とする双方向性変調、他方は±π／Ｂを
起点とする単方向性変調である。状態関数はそれぞれの
モードに応じて異なる。
以 下 余 白
１．０≦ β２ ≦ π／９の場合：±π／９を中心と
する両側への変調１１、π／８ ≦ β、 ≦ π ／
６：±π／６を起点とする中心にむかっての変調従って
状態関数は下記式によって与えらえる。
する両側への変調１１、π／８ ≦ β、 ≦ π ／
６：±π／６を起点とする中心にむかっての変調従って
状態関数は下記式によって与えらえる。
Ｏ８βフ≦ π１８
ｇ ＋
１
・）
π／９ ≦ β２≦ π／
同様に。
第１４Ｃ図の線間状態関数を図解する第１５Ｃ図の場合
にもパルス幅変調は２つのモードに以 下 余 白 １ ０≦ β ≦ π１９の場合：±π／１８を中心と
する両側への変調３ １ｘ、π／８ ≦ βり≦ π／６の場合：０を中心と
するそれぞれの側への変調従って、（２，１０）、（２
，２０）、（２，２１）から０ ＋ π／８ ≦ β ≦ π／６ （２，２３） 同様に、 第１５Ｂ図と、コンバータ雲２の線間状態関数を特徴づ
ける第１４Ｂ図に示す２パルス配置から明らかなように
、パルス幅変調は２つのモードの分類される。一方は±
π／８を中心とする双方向性変調、他方は±π／６を起
点とする単方向性変調である。状態関数はそれぞれのモ
ードに応じて異なる。
にもパルス幅変調は２つのモードに以 下 余 白 １ ０≦ β ≦ π１９の場合：±π／１８を中心と
する両側への変調３ １ｘ、π／８ ≦ βり≦ π／６の場合：０を中心と
するそれぞれの側への変調従って、（２，１０）、（２
，２０）、（２，２１）から０ ＋ π／８ ≦ β ≦ π／６ （２，２３） 同様に、 第１５Ｂ図と、コンバータ雲２の線間状態関数を特徴づ
ける第１４Ｂ図に示す２パルス配置から明らかなように
、パルス幅変調は２つのモードの分類される。一方は±
π／８を中心とする双方向性変調、他方は±π／６を起
点とする単方向性変調である。状態関数はそれぞれのモ
ードに応じて異なる。
以 下 余 白
第１６図は第１４Ａ −１４０図に示す状態関数を利用
して得られる３個の８パルス電圧波形を示す。
して得られる３個の８パルス電圧波形を示す。
第１７図は第１３、第１４Ａ−１４Ｇ、１５Ａ −１５
０及び１６図に示すＵＦＯ制御モードを実施する制御回
路のブロックダイヤグラムである。
０及び１６図に示すＵＦＯ制御モードを実施する制御回
路のブロックダイヤグラムである。
第１７図の制御回路はデジタル方式に構成されている。
３個のアナログ入力信号が入力される。即ち、
ｌ）所要出力電圧ｖ０
２）所要の出力周波数ｆ、；及び
３）入力周波数ｆ□。
信号ＶＤがラインｌＯを介して８ビツトＡ／Ｄコンバー
タ１２に供給されると該コンへ−夕はライン１３に対応
のデジタル信号を発生させる、ライン１１からの信号ｆ
。が加算器によりライン１４からの信号ｆ、と加算され
てライン１５に信号（ｒ＋Ｉｌ”ｔｏ）が現れる。電圧
制御される発振器（ＶＣＯ） １Ｂがライン１５の信号
を周波数８１２０（ｆｍ ” ｆｎ ）のパルス列に変
換し、ライン１７を介して出力する。
タ１２に供給されると該コンへ−夕はライン１３に対応
のデジタル信号を発生させる、ライン１１からの信号ｆ
。が加算器によりライン１４からの信号ｆ、と加算され
てライン１５に信号（ｒ＋Ｉｌ”ｔｏ）が現れる。電圧
制御される発振器（ＶＣＯ） １Ｂがライン１５の信号
を周波数８１２０（ｆｍ ” ｆｎ ）のパルス列に変
換し、ライン１７を介して出力する。
ライン１７の高周波数パルス列は商品名？４ＬＳ１６３
Ａで市販されているソリッドステート装置であるｌＯ段
同期カウンタ１８に供給される。カウンタ１８は入力周
波数Ｔ ＝ １／（ｆｅ＋ ” ｆｏ ）のサイズによ
る除算を行う、パルスのカウンティングは第１８図の（
ａ）に示すように０から１０２３まで進むのが普通であ
る。ただし、６の倍数を得るため、ｌＯビット２進数３
をライン８を介して装置へのピンＤ。−〇、にロードし
、カウント開始ごとに、またはピン２１からのリセット
ごとにライン２３を介してこのローディングが行なわれ
、実際には１０２０をカウントしただけでカウンタはト
ップカラン） １０２３に達する。カウンタ１８はピン
Ｑａ−Ｑｓからのｌθビットライン２０に第１８図（ａ
）に示すランプを出力する。基本周期はｖＣＯの基本周
波数６１２０の１／６に相当する１０２０である。
Ａで市販されているソリッドステート装置であるｌＯ段
同期カウンタ１８に供給される。カウンタ１８は入力周
波数Ｔ ＝ １／（ｆｅ＋ ” ｆｏ ）のサイズによ
る除算を行う、パルスのカウンティングは第１８図の（
ａ）に示すように０から１０２３まで進むのが普通であ
る。ただし、６の倍数を得るため、ｌＯビット２進数３
をライン８を介して装置へのピンＤ。−〇、にロードし
、カウント開始ごとに、またはピン２１からのリセット
ごとにライン２３を介してこのローディングが行なわれ
、実際には１０２０をカウントしただけでカウンタはト
ップカラン） １０２３に達する。カウンタ１８はピン
Ｑａ−Ｑｓからのｌθビットライン２０に第１８図（ａ
）に示すランプを出力する。基本周期はｖＣＯの基本周
波数６１２０の１／６に相当する１０２０である。
ライン２０はアドレスとしてピンＡａ−Ａｓのほかに２
個の最上位デジット入力ＡＡ及びＡＢを含むＲＯＭ関数
発生器２８（商品名２７３２Ａで市販されているソリッ
ドステート装置）のピンＡ、−Ａ、に入力される。（多
くの場合５ＭＨｚ周波数のクロック２５からライン２Ｂ
によって調時される）制御シーケンサ２７からライン２
８を介してアドレスすることにより、制御シーケンサ２
７は２個の最上位アドレス・ビットＡｎ、ＡＢを発生さ
せ、ＲＯ１’＋ ２９に記憶されている３つのデータ列
が順次アドレスされる。下位アドレスｅビット Ａ０〜
Ａ、がカウンタ１８から発生する。ＲＯＭ ２９のマツ
ピング態様は次の表 ■に示す通りである。
個の最上位デジット入力ＡＡ及びＡＢを含むＲＯＭ関数
発生器２８（商品名２７３２Ａで市販されているソリッ
ドステート装置）のピンＡ、−Ａ、に入力される。（多
くの場合５ＭＨｚ周波数のクロック２５からライン２Ｂ
によって調時される）制御シーケンサ２７からライン２
８を介してアドレスすることにより、制御シーケンサ２
７は２個の最上位アドレス・ビットＡｎ、ＡＢを発生さ
せ、ＲＯ１’＋ ２９に記憶されている３つのデータ列
が順次アドレスされる。下位アドレスｅビット Ａ０〜
Ａ、がカウンタ１８から発生する。ＲＯＭ ２９のマツ
ピング態様は次の表 ■に示す通りである。
以 下 余 白
表■
ＲＯＭの１０２４バイト域のそれぞれには第１８図に示
す調時波形Ｉ、及び■及び■を発生させるビット・パタ
ーンが記憶されている。これらの調時波形はＲＯＭ ２
８のデータ出力ピン［１１，〜Ｄ、に、値が１〜２５５
の２進型式で現れる。
す調時波形Ｉ、及び■及び■を発生させるビット・パタ
ーンが記憶されている。これらの調時波形はＲＯＭ ２
８のデータ出力ピン［１１，〜Ｄ、に、値が１〜２５５
の２進型式で現れる。
第１８図はこうして得られる３個の調時波形Ｉ、及び■
及び■、即ち、周期Ｔの中間時点、例えばカウント５１
０を中心に鏡像関係に交互に反対向きの傾斜を有するラ
ンプを（ｂ）、（Ｃ）及び（ｄ）に示す。
及び■、即ち、周期Ｔの中間時点、例えばカウント５１
０を中心に鏡像関係に交互に反対向きの傾斜を有するラ
ンプを（ｂ）、（Ｃ）及び（ｄ）に示す。
さらにまた、ＲＯＭに記憶されている関数によって与え
られる３個の調時波がＲＯＭの入力において元の周期（
１０２０）の１／８だけシフトする。従って調時波、■
、及び■及び■で１７０だけシフトする。これらの調時
波はライン２８の制御シーケンサ２７の指令に呼応して
供給される。 ＵＦＯの３つのコンバータにそれぞれ使
用される３個の調時波は第１８図に示すように三角形で
なくてもよい、正弦波を形成するようにＲ（ＩＭをプロ
グラムすることもできる、また、電圧転送に固有の非線
形性を補償できる任意の形状を発生させるようにプログ
ラムすることも可能である。
られる３個の調時波がＲＯＭの入力において元の周期（
１０２０）の１／８だけシフトする。従って調時波、■
、及び■及び■で１７０だけシフトする。これらの調時
波はライン２８の制御シーケンサ２７の指令に呼応して
供給される。 ＵＦＯの３つのコンバータにそれぞれ使
用される３個の調時波は第１８図に示すように三角形で
なくてもよい、正弦波を形成するようにＲ（ＩＭをプロ
グラムすることもできる、また、電圧転送に固有の非線
形性を補償できる任意の形状を発生させるようにプログ
ラムすることも可能である。
デジタル・コンパレータ３１はライン３０の調時波と、
Ａ／Ｄコンバータ１２からライン１３を介して得られ、
ライン１０の基準値ｖ０を表わす８ビツト・デジットと
を比較する。
Ａ／Ｄコンバータ１２からライン１３を介して得られ、
ライン１０の基準値ｖ０を表わす８ビツト・デジットと
を比較する。
第１８図は２つのｖ０値、即ち、１９１（Ｖ ａ最大値
２５５の７５ｚ）及びｅａ （２５％ ）を示す、第１
８図（７）（ｂ） 、 （ｃ）及び（ｄ）は３個のＵＦ
ＣＤンパータにおける特定論理レベルの、 Ｖ０＝７５
ｚ及び２５％の場合にそれぞれ対応する２組の３個の信
号ＸＹＺを示す、これらは（関数を提供するのに利用で
きるソリッド・ステート装置として７４ＬＳ８５の商品
名で市販されている）コンパレータ３１からライン３２
を介して出力される論理レベルである。このデジタル・
コンパレータは基準ｖ０が調時波より大きいかまたは等
しければ”真”または高出力（ＯＮＥ）を発生させる。
２５５の７５ｚ）及びｅａ （２５％ ）を示す、第１
８図（７）（ｂ） 、 （ｃ）及び（ｄ）は３個のＵＦ
ＣＤンパータにおける特定論理レベルの、 Ｖ０＝７５
ｚ及び２５％の場合にそれぞれ対応する２組の３個の信
号ＸＹＺを示す、これらは（関数を提供するのに利用で
きるソリッド・ステート装置として７４ＬＳ８５の商品
名で市販されている）コンパレータ３１からライン３２
を介して出力される論理レベルである。このデジタル・
コンパレータは基準ｖ０が調時波より大きいかまたは等
しければ”真”または高出力（ＯＮＥ）を発生させる。
従って、増分１／２５５または約０．２５％の増分で０
〜１０ｏｚの動作周期を得ることができる。順次発生す
る信号Ｘ、Ｙ及びＺはフリップフロップＦＦ、 、 Ｆ
ＦＩＩ、 ＦＦｃにそれぞれラッチされる。
〜１０ｏｚの動作周期を得ることができる。順次発生す
る信号Ｘ、Ｙ及びＺはフリップフロップＦＦ、 、 Ｆ
ＦＩＩ、 ＦＦｃにそれぞれラッチされる。
第１８図において、曲線（ａ）はライン２４からも得ら
れ、シーケンサ２７に供給されるライン１７の信号の周
期を示す、シーケンサ２７はライン２８を介してＲＯＭ
関数発生器の制御人力Ａ。
れ、シーケンサ２７に供給されるライン１７の信号の周
期を示す、シーケンサ２７はライン２８を介してＲＯＭ
関数発生器の制御人力Ａ。
及びＡｇを制御することにより第１８図の３個の調時波
工、■、■を順次選択する。ライン２８の２個の同時信
号を第１８図に（ｂ）及び（Ｃ）として示す。陰影部分
はライン２４のｖｃＯ出力の基本周期前縁に対する信号
Ａ。（または八９）エツジの合致遅延を表す。典型的な
例として、ｆｌ、＝ ８０ Ｈｚ、ｆ（、＝１２０Ｈｚ
なら第１９図の曲線（ａ）の周期は１／［８１２０Ｃｒ
１．Ｉ＋ ｒ。
工、■、■を順次選択する。ライン２８の２個の同時信
号を第１８図に（ｂ）及び（Ｃ）として示す。陰影部分
はライン２４のｖｃＯ出力の基本周期前縁に対する信号
Ａ。（または八９）エツジの合致遅延を表す。典型的な
例として、ｆｌ、＝ ８０ Ｈｚ、ｆ（、＝１２０Ｈｚ
なら第１９図の曲線（ａ）の周期は１／［８１２０Ｃｒ
１．Ｉ＋ ｒ。
）］ ＝ ０．９マイクロ秒である。
ビンＡ。、Ａｌｌのアドレス・ラインは非同期５ＭＨｚ
信号によってクロックされるカウンタから得られるから
Ａ、Ａ、＝φφ状態は０秒ないし０．２マイクロ秒であ
る。この時間は可変であり、限定されないから、ＲＯＭ
のＡ、へ〇＝φφ域は使用されない、ただし、Ａ、Ａ、
＝１ φ、ｌφ、１１アドレスのタイムインターバルは
常に限定可能である（典型的な例として０．２マイクロ
秒） 、 ＲＯＭ中のアドレスが選択されたのはこの理
由による。シーケンサの制御動作はいずれも最悪の場合
、即ち、 ＶＣ，の０．８マイクロ秒周期よりも短い０
．８マイクロ秒以内に行われる。
信号によってクロックされるカウンタから得られるから
Ａ、Ａ、＝φφ状態は０秒ないし０．２マイクロ秒であ
る。この時間は可変であり、限定されないから、ＲＯＭ
のＡ、へ〇＝φφ域は使用されない、ただし、Ａ、Ａ、
＝１ φ、ｌφ、１１アドレスのタイムインターバルは
常に限定可能である（典型的な例として０．２マイクロ
秒） 、 ＲＯＭ中のアドレスが選択されたのはこの理
由による。シーケンサの制御動作はいずれも最悪の場合
、即ち、 ＶＣ，の０．８マイクロ秒周期よりも短い０
．８マイクロ秒以内に行われる。
制御シーケンサ２７はまた４ビツト・ライン４０により
（ライン４３を介して） ＦＦ−のラッチングを、（ラ
イン４２を介して） ＦＦ、のラッチングし、（ライン
４３を介して） ＦＦ、のラッチングをトリガする。ラ
ッチング信号を第１８図に（ｄ） 、 （ｅ） 、 （
ｆ）として示した。ライン４０はまたライン５０．５１
．５２により他の３つのフリップフロップＦＦｏ 、
ＦＦＥ 、 ＦＦＦにラッチング信号を通過させてフリ
ップフロップＦＦＡ、ＦＦ１ｌ及びＦＦｃのＱ出力をそ
れぞれライン４８．４７．４８によって付属のフリップ
フロップＦＦ。
（ライン４３を介して） ＦＦ−のラッチングを、（ラ
イン４２を介して） ＦＦ、のラッチングし、（ライン
４３を介して） ＦＦ、のラッチングをトリガする。ラ
ッチング信号を第１８図に（ｄ） 、 （ｅ） 、 （
ｆ）として示した。ライン４０はまたライン５０．５１
．５２により他の３つのフリップフロップＦＦｏ 、
ＦＦＥ 、 ＦＦＦにラッチング信号を通過させてフリ
ップフロップＦＦＡ、ＦＦ１ｌ及びＦＦｃのＱ出力をそ
れぞれライン４８．４７．４８によって付属のフリップ
フロップＦＦ。
、 ＦＦＥまたはＦＦＦに伝送する。ライン５０．５１
のラッチング信号は同時的であり、ＦＦ１１、ＦＦ、及
びＦＦＣからの時間のずれのあるデータを同時化する。
のラッチング信号は同時的であり、ＦＦ１１、ＦＦ、及
びＦＦＣからの時間のずれのあるデータを同時化する。
従って３個の信号ｘ、Ｙ、Ｚはライン５８゜５７．５８
で同時に伝送され、除算器４４において２Ｂで除算され
た後、ライン２３．２８．２３のシーケンサ信号に従っ
てＲＯＭ出力エンコーダ６０（７４１８８Ａとして市販
されているソリッドステート装置）によって配分される
。除算された調時信号（１７８Ｔ）はライン４５により
ＲＯＷ ８０のＡｍ、 Ａ、、 Ａｓ入力（または３個
の最上位デジット）に供給され、これと同時にＸＹＺ調
時波がＡ、−Ａ、入力に供給される。従って、 ＵＦＯ
の３つのコンバータのＧＴＯ装置に対する駆動信号は６
本のラインから成る３つの対応群であるライン６１で出
力される。
で同時に伝送され、除算器４４において２Ｂで除算され
た後、ライン２３．２８．２３のシーケンサ信号に従っ
てＲＯＭ出力エンコーダ６０（７４１８８Ａとして市販
されているソリッドステート装置）によって配分される
。除算された調時信号（１７８Ｔ）はライン４５により
ＲＯＷ ８０のＡｍ、 Ａ、、 Ａｓ入力（または３個
の最上位デジット）に供給され、これと同時にＸＹＺ調
時波がＡ、−Ａ、入力に供給される。従って、 ＵＦＯ
の３つのコンバータのＧＴＯ装置に対する駆動信号は６
本のラインから成る３つの対応群であるライン６１で出
力される。
ここで第８Ｂ、９ 、１４Ａ −１４Ｇ 、 １８図及
び第１８図の曲線（Ｃ）及び（ｄ）を考察する０本発明
の”インターレース”には第８Ａ図に示す長さｔｌの公
知”パルス” （または実タイムインターバル）をＵＦ
Ｏのコンバータ雲１．＠２、ｔ３に供給する際に同期７
以内に互いに間隔を保ち同期Ｔの中点に関して対称位置
を占める部分パルスに分割し、２）これらの部分パルス
がタイムコンバータ間で均等に１／２周期にわたって配
分されるようにしなければならない。
び第１８図の曲線（Ｃ）及び（ｄ）を考察する０本発明
の”インターレース”には第８Ａ図に示す長さｔｌの公
知”パルス” （または実タイムインターバル）をＵＦ
Ｏのコンバータ雲１．＠２、ｔ３に供給する際に同期７
以内に互いに間隔を保ち同期Ｔの中点に関して対称位置
を占める部分パルスに分割し、２）これらの部分パルス
がタイムコンバータ間で均等に１／２周期にわたって配
分されるようにしなければならない。
これをもっと一般的に説明すると、この”インターレー
ス”は任意の２本または３本のコンバータ制御ライン間
においてゼロ・レベル（または”すべてが共振線されて
いる”ＧＴＯ状Ｓ）によって先行゛または追従されたパ
ルス（または実タイムインターバル）の全体構成を系統
的に”非整列化”することにより、入力電流周波の最大
ｒａｇ値を極力小さくすることがその目的である。
ス”は任意の２本または３本のコンバータ制御ライン間
においてゼロ・レベル（または”すべてが共振線されて
いる”ＧＴＯ状Ｓ）によって先行゛または追従されたパ
ルス（または実タイムインターバル）の全体構成を系統
的に”非整列化”することにより、入力電流周波の最大
ｒａｇ値を極力小さくすることがその目的である。
図面から明らかなように、第８Ｂ図の場合のように、コ
ンバータに応じて２個のパルスを等長、等間隔に配置し
てもよいが、パルスの一部が周期の中点に相当する反射
鏡線を挟んで並存し、有効周期の残りの部分が両側に、
即ち、一方は周期Ｔの起点に、他方が周期Ｔの終点に来
るように構成することもできる。
ンバータに応じて２個のパルスを等長、等間隔に配置し
てもよいが、パルスの一部が周期の中点に相当する反射
鏡線を挟んで並存し、有効周期の残りの部分が両側に、
即ち、一方は周期Ｔの起点に、他方が周期Ｔの終点に来
るように構成することもできる。
これを第１４Ａ −１４０図及び第１Ｂ図に示した。
第８Ｂ図、第１４Ａ −１００図では有効周期がオーバ
ラップしていないよう図示したが、 ”インターレース
”はオーバーラツプを除外するものではない、これを示
す第１８図において、電圧Ｖが増大して有効周期が広が
るに従って、曲線（ｅ） 、 （ｆ） 、及び（ｇ）の
ようにオーバラップが著しくなる。オーバラップが現わ
れるにもかかわらず、 ′インターレース”により、入
力電流周波の最大ｒｌＳ値が極力小さくなるように能動
及び非能動状態が系統的に非整列化されている。
ラップしていないよう図示したが、 ”インターレース
”はオーバーラツプを除外するものではない、これを示
す第１８図において、電圧Ｖが増大して有効周期が広が
るに従って、曲線（ｅ） 、 （ｆ） 、及び（ｇ）の
ようにオーバラップが著しくなる。オーバラップが現わ
れるにもかかわらず、 ′インターレース”により、入
力電流周波の最大ｒｌＳ値が極力小さくなるように能動
及び非能動状態が系統的に非整列化されている。
インターレース変調に必要な状態関数を得る種々の方法
を第２０−２７図にグラフで示す。
を第２０−２７図にグラフで示す。
例えば第２０図（り 、 （ｉｉ）及び（ｉｉｉ）に３
組のランプまたは調時波を示してあり、これらは所与の
レベルｖ０に関して、インターレースが起こらない３組
（ａ） 、 （ｂ）及（Ｃ）の有効周期となる。これに
対して第２１図では調時波が鏡像構成を呈し、それぞれ
異なるｖＩｌ値に対応して、この調時波またはランプが
インターレースされた（ａ、ｂ、ｃ）及び（ａ’ 、ｂ
’ 、 ｃ ’）に置き換えられる。第２２−２７図は
”インターレース”に対するそれぞれ異なる解決法を示
している。
組のランプまたは調時波を示してあり、これらは所与の
レベルｖ０に関して、インターレースが起こらない３組
（ａ） 、 （ｂ）及（Ｃ）の有効周期となる。これに
対して第２１図では調時波が鏡像構成を呈し、それぞれ
異なるｖＩｌ値に対応して、この調時波またはランプが
インターレースされた（ａ、ｂ、ｃ）及び（ａ’ 、ｂ
’ 、 ｃ ’）に置き換えられる。第２２−２７図は
”インターレース”に対するそれぞれ異なる解決法を示
している。
第１図は、上記米国特許第３，４７０，４４７号及び第
３，４９３，８３８号による公知ＵＦＯ電動機駆動装置
を示すブロックダイヤグラム。 第２図は、第１図に示した装置の３通りの異なる繰返し
周波数及び制御パルス列Ｐ１． Ｐ２の間隔設定が出力
の周波数及び電圧と出方の電流に及ぼす効果を曲線で示
すチャート。 第３Ａ図は、負荷と連携する第１図の３相を示すブロッ
クダイヤグラム。 第３図は、出力電圧を調整するため変換回路の転流スイ
ッチ制御を行わない場合の第１図及び第３図の装置の動
作を比較のため曲線で示すチャート。 第４図は、第１図の装置の制御パルス列Ｐ１及びＰ２が
出力電圧の大きさを調整するため短絡時間の間に現われ
る導通時間をいかに設定するかを曲線で示すチャート。 第５図は、第１図に示したＵＦＯ装置の３相を曲線で比
較するチャート。 第ＧＡ、 Ｂ 、 ０図は公知の制御モードにおいて入
力供給ラインの１つで出力電圧が低下した場合の効果を
示す１組の曲線。 第７図はＡＣ電源からの入力電流の調波に対する導通時
間増大の影響を示すため並置した電圧及び電流曲線。 第８Ａ図は３個のコンバータ間の有効タイムインターバ
ル一致関係。 第８Ｂ図は３個のコンバータ間の、対称時間間隔及び対
称配分によって得られる本発明のインターレースされた
サブタイムインターバル。 第１３Ａ、Ｂ 、 ０図は第８Ｂ図の方法による入力電
流波形を示す１組の曲線。 第１θ図は、入力電流調波のＥＭＦ値に対する第８Ｂ図
及び８図の方法の効果。 第１１図は、第１図の信号Ｐ１、Ｐ２の発生及び第１図
図示システムのコンバータに対する駆動信号の発生を曲
線で示すチャート。 第１２図は、本発明の制御回路の作用図。 第１３図は、第１２図に示した本発明の制御原理及び動
作をも示す作用図。 第１４図は、第１２図の制御回路中の制御シーケンサか
ら発生する波形、 。 第１５Ａ 、 Ｂ 、 ０図は第１３．１４Ａ −１０
０図及び１６図との関連で本発明の制御原理を示し、第
１６図は、第１４Ａ −１４０図にに示す状態関数を利
用して得られる３個の８パルス電圧波形第１７図は、３
相ブリツジ形コンバータ双方向性静止形スイツチ、及び
絶縁配電回路を利用する公知例。 第１８図は、２進フオーマツトで得られる３個の調時波
。 第１９図は、ライン１７の信号及びライン２８の２個の
同時信号の周期を有する１組の曲線。 第２０−２７図は、インターレース変調用の状態関数を
得るための種々のグラフ法である。 １２・・・−Ａ／Ｄコンバータ １８・・・・同期力リンク ２７・・・・制御シーケンサ ２８・・・・ファンクションジェネレータ３１０・・コ
ンパレータ ４４・・・・６進カウンタ ６０・・・・出力エンコーダ ＾ ＾ （５ｊ ｕ Ｎ−〜−ゝ′ ＦＩＧ、 ８Ａ ＦＩＧ、８Ｂ ＦＩＧ、 １０ ＞ＣＶＩ ＦＩＧ、１２ ＦＩＧ、 １３ ん さ ん 泗３．渇 〜 に 号 、〜−Ｎ−ベ１１
１１１Ｊ ８拳−・拳− ＦＩＧ、 １８ ＦＩＧ、 １９ ＦＩＧ、２６ Ｆｌａ２７
３，４９３，８３８号による公知ＵＦＯ電動機駆動装置
を示すブロックダイヤグラム。 第２図は、第１図に示した装置の３通りの異なる繰返し
周波数及び制御パルス列Ｐ１． Ｐ２の間隔設定が出力
の周波数及び電圧と出方の電流に及ぼす効果を曲線で示
すチャート。 第３Ａ図は、負荷と連携する第１図の３相を示すブロッ
クダイヤグラム。 第３図は、出力電圧を調整するため変換回路の転流スイ
ッチ制御を行わない場合の第１図及び第３図の装置の動
作を比較のため曲線で示すチャート。 第４図は、第１図の装置の制御パルス列Ｐ１及びＰ２が
出力電圧の大きさを調整するため短絡時間の間に現われ
る導通時間をいかに設定するかを曲線で示すチャート。 第５図は、第１図に示したＵＦＯ装置の３相を曲線で比
較するチャート。 第ＧＡ、 Ｂ 、 ０図は公知の制御モードにおいて入
力供給ラインの１つで出力電圧が低下した場合の効果を
示す１組の曲線。 第７図はＡＣ電源からの入力電流の調波に対する導通時
間増大の影響を示すため並置した電圧及び電流曲線。 第８Ａ図は３個のコンバータ間の有効タイムインターバ
ル一致関係。 第８Ｂ図は３個のコンバータ間の、対称時間間隔及び対
称配分によって得られる本発明のインターレースされた
サブタイムインターバル。 第１３Ａ、Ｂ 、 ０図は第８Ｂ図の方法による入力電
流波形を示す１組の曲線。 第１θ図は、入力電流調波のＥＭＦ値に対する第８Ｂ図
及び８図の方法の効果。 第１１図は、第１図の信号Ｐ１、Ｐ２の発生及び第１図
図示システムのコンバータに対する駆動信号の発生を曲
線で示すチャート。 第１２図は、本発明の制御回路の作用図。 第１３図は、第１２図に示した本発明の制御原理及び動
作をも示す作用図。 第１４図は、第１２図の制御回路中の制御シーケンサか
ら発生する波形、 。 第１５Ａ 、 Ｂ 、 ０図は第１３．１４Ａ −１０
０図及び１６図との関連で本発明の制御原理を示し、第
１６図は、第１４Ａ −１４０図にに示す状態関数を利
用して得られる３個の８パルス電圧波形第１７図は、３
相ブリツジ形コンバータ双方向性静止形スイツチ、及び
絶縁配電回路を利用する公知例。 第１８図は、２進フオーマツトで得られる３個の調時波
。 第１９図は、ライン１７の信号及びライン２８の２個の
同時信号の周期を有する１組の曲線。 第２０−２７図は、インターレース変調用の状態関数を
得るための種々のグラフ法である。 １２・・・−Ａ／Ｄコンバータ １８・・・・同期力リンク ２７・・・・制御シーケンサ ２８・・・・ファンクションジェネレータ３１０・・コ
ンパレータ ４４・・・・６進カウンタ ６０・・・・出力エンコーダ ＾ ＾ （５ｊ ｕ Ｎ−〜−ゝ′ ＦＩＧ、 ８Ａ ＦＩＧ、８Ｂ ＦＩＧ、 １０ ＞ＣＶＩ ＦＩＧ、１２ ＦＩＧ、 １３ ん さ ん 泗３．渇 〜 に 号 、〜−Ｎ−ベ１１
１１１Ｊ ８拳−・拳− ＦＩＧ、 １８ ＦＩＧ、 １９ ＦＩＧ、２６ Ｆｌａ２７
Claims (1)
- 【特許請求の範囲】 １、 それぞれを周波数１．の多相ＡＣ電源と周波数ｆ
０の多相ＡＣ出力の間に結合した複数の位相関連静止コ
ンバータを含み、前記コンバータのそれぞれに対応させ
て前記周波数 ｆ。 を特徴づける時間にわたって順次導通するように制御さ
れる複数の制御可能な双方向性スイッチングｅユこ一／
）を設け、各スイッチング・ユニットが制御可能な繰
返し率によって限定され、前記繰返し率で前記順序で現
われる共通時間枠内で制御可能な導通時間を有して、連
続する電圧セグメントにわたって連携のコンバータを介
して前記＾Ｃ電源からエネルギーを得、前記順序で得た
電圧セグメントを前記出力に供給することにより、連携
の同様な複数コンバータ、スイッチング−ユニットと共
にＡＣ多相出カシステムを形成するようにし、前記ＡＣ
出力の周波数ｆ０が前記ＡＣ電源の周波数ｆ、と前記繰
返し率の差の関数となるようにした周波数変換装置にお
いて、前記繰返し率と同期し、前記制御可能な導通時間
に作動して前記スイッチング拳ユニットの順序に従って
各スイッチング・ユニットの動作時間枠にわたって前記
順序で配分され、前記繰返し率のｎ倍の繰返し率で現わ
れるｎ個の基本導通時間を設定し、前記時間枠内の前記
基準導通時間の和が前記制御可能な導通時間と等しく、
ｎが前記ＡＣ出力の出力周波数と関連する整数となるよ
うに作用する手段と、前記１＠序のスイッチング・ユニ
ットのそれぞれを特徴とする周波数変換装置。 ２、前記ｎ個の時間を設定する手段が各位相コンバータ
ごとに長さＴの調時波を発生させる手段と、前記ＡＣ出
力との関連して基準電圧を供給する手段と、前記調時波
のそれぞれを前記基準電圧と比較して前記長さのｔの信
号を得、前記時間枠７以内で調時波ごとにｎ個の比較が
行われ、各比較ごとに基本導通時間の副次信号が得らえ
るように作用する手段から成ることを特徴とする特許請
求の範囲第１項に記載の周波数変換装置。 ３、前記調時波が前記時間枠Ｔの中点を挟んで鏡像を呈
することを特徴とする特許請求の範囲第２項に記載の周
波数変換装置。 ４、前記調時波が前記時間枠Ｔの両端間に鏡像を呈する
ことを特徴とする特許請求の範囲第３項に記載の周波数
変換装置。 ５、 前記発生手段が前記調時波を記憶するための関数
発生器を含むことを特徴とする特許請求の範囲第４項に
記載の周波数変換装置。 ８、前記関数発生器が線形時間関数を発生させることを
特徴とする特許請求の範囲第５項に記載の周波数変換装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US596329 | 1984-04-03 | ||
| US06/596,329 US4578746A (en) | 1984-04-03 | 1984-04-03 | Interlaced pulse-width modulated unrestricted frequency changer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60226773A true JPS60226773A (ja) | 1985-11-12 |
Family
ID=24386889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60071876A Pending JPS60226773A (ja) | 1984-04-03 | 1985-04-03 | 周波数変換装置 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4578746A (ja) |
| JP (1) | JPS60226773A (ja) |
| KR (1) | KR920006267B1 (ja) |
| AU (1) | AU572979B2 (ja) |
| BR (1) | BR8501546A (ja) |
| CA (1) | CA1231755A (ja) |
| ES (1) | ES8608751A1 (ja) |
| FR (1) | FR2566596B1 (ja) |
| GB (1) | GB2157101B (ja) |
| IN (1) | IN161123B (ja) |
| IT (1) | IT1183532B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4757435A (en) * | 1986-03-19 | 1988-07-12 | Westinghouse Electric Corp. | Static-controlled current-source AC/DC power converter and DC/AC power converter, and protection system embodying the same |
| US4713745A (en) * | 1986-07-22 | 1987-12-15 | Westinghouse Electric Corp. | Vector-controlled unrestricted frequency changer (UFC) system and variable speed AC motor drive using such a system |
| US4874997A (en) * | 1986-11-20 | 1989-10-17 | Unimation, Inc. | Digital robot control providing pulse width modulation for a brushless DC drive |
| US4894598A (en) * | 1986-11-20 | 1990-01-16 | Staubli International Ag | Digital robot control having an improved pulse width modulator |
| FI80170C (fi) * | 1987-06-17 | 1990-04-10 | Kone Oy | Foerfarande foer styrning av en frekvensomformare samt en foer tillaempning av foerfarandet avsedd frekvensomformare. |
| KR100203063B1 (ko) * | 1992-07-09 | 1999-06-15 | 윤종용 | 엔코더형모터의속도검출장치 |
| US5637975A (en) * | 1992-10-16 | 1997-06-10 | Pummer; Alexander C. | Power factor corrector for A.C. induction motors |
| CA2140065C (en) * | 1994-01-18 | 2004-03-02 | Leviton Manufacturing Co., Inc. | Solid state motor speed control |
| US6014497A (en) * | 1997-10-01 | 2000-01-11 | Allen-Bradley Company, Llc | Method and apparatus for determining a critical dwell time for use in motor controls |
| US5990658A (en) * | 1998-01-22 | 1999-11-23 | Allen-Bradley Company, Llc | Apparatus for controlling reflected voltage on motor supply lines |
| US6510068B1 (en) | 2001-07-17 | 2003-01-21 | Douglas A. Bors | Pulse width modulation utilizing a shifted control signal |
| JP5141277B2 (ja) | 2008-02-08 | 2013-02-13 | ソニー株式会社 | 点灯期間設定方法、表示パネルの駆動方法、バックライトの駆動方法、点灯期間設定装置、半導体デバイス、表示パネル及び電子機器 |
| US9294003B2 (en) | 2012-02-24 | 2016-03-22 | Board Of Trustees Of Michigan State University | Transformer-less unified power flow controller |
| RU2758443C1 (ru) * | 2020-11-19 | 2021-10-28 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Волжский государственный университет водного транспорта" (ФГБОУ ВО ВГУВТ) | Трехфазный бестрансформаторный непосредственный преобразователь частоты |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3493838A (en) * | 1967-04-21 | 1970-02-03 | Westinghouse Electric Corp | Static frequency converter with novel voltage control |
| US3470447A (en) * | 1967-04-21 | 1969-09-30 | Westinghouse Electric Corp | Static frequency converter with novel voltage control |
| US3967173A (en) * | 1975-03-14 | 1976-06-29 | Allis-Chalmers Corporation | Transistor bridge inverter motor drive having reduced harmonics |
| US4047083A (en) * | 1976-03-08 | 1977-09-06 | General Electric Company | Adjustable speed A-C motor drive with smooth transition between operational modes and with reduced harmonic distortion |
| US4337429A (en) * | 1980-09-04 | 1982-06-29 | The University Of Toledo | A.C. Motor control circuit |
| FR2533378A1 (fr) * | 1982-09-16 | 1984-03-23 | Bouvier Jean Luc | Procede et dispositif pour faire varier electroniquement la vitesse d'au moins un moteur notamment pour deplacer des charges |
| US4488216A (en) * | 1983-04-29 | 1984-12-11 | Westinghouse Electric Corp. | Unrestricted frequency changer system and adjustable frequency AC motor drive using such a system |
-
1984
- 1984-04-03 US US06/596,329 patent/US4578746A/en not_active Expired - Fee Related
-
1985
- 1985-03-26 GB GB08507892A patent/GB2157101B/en not_active Expired
- 1985-03-27 AU AU40419/85A patent/AU572979B2/en not_active Ceased
- 1985-03-28 IN IN229/CAL/85A patent/IN161123B/en unknown
- 1985-03-29 IT IT20163/85A patent/IT1183532B/it active
- 1985-04-01 CA CA000478094A patent/CA1231755A/en not_active Expired
- 1985-04-02 ES ES541858A patent/ES8608751A1/es not_active Expired
- 1985-04-02 FR FR8505005A patent/FR2566596B1/fr not_active Expired
- 1985-04-02 BR BR8501546A patent/BR8501546A/pt not_active IP Right Cessation
- 1985-04-03 JP JP60071876A patent/JPS60226773A/ja active Pending
- 1985-04-03 KR KR1019850002248A patent/KR920006267B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ES8608751A1 (es) | 1986-06-16 |
| IN161123B (ja) | 1987-10-10 |
| GB2157101B (en) | 1988-01-20 |
| CA1231755A (en) | 1988-01-19 |
| ES541858A0 (es) | 1986-06-16 |
| GB2157101A (en) | 1985-10-16 |
| FR2566596A1 (fr) | 1985-12-27 |
| IT1183532B (it) | 1987-10-22 |
| IT8520163A0 (it) | 1985-03-29 |
| FR2566596B1 (fr) | 1988-08-05 |
| KR850007335A (ko) | 1985-12-02 |
| AU4041985A (en) | 1985-10-10 |
| GB8507892D0 (en) | 1985-05-01 |
| AU572979B2 (en) | 1988-05-19 |
| BR8501546A (pt) | 1985-11-26 |
| KR920006267B1 (ko) | 1992-08-01 |
| US4578746A (en) | 1986-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Enjeti et al. | Programmed PWM techniques to eliminate harmonics-A critical evaluation | |
| JPS60226773A (ja) | 周波数変換装置 | |
| JPH0437669B2 (ja) | ||
| US4581693A (en) | Apparatus for repeatedly applying short-circuit pulses to a current type inverter for output current control | |
| US4488216A (en) | Unrestricted frequency changer system and adjustable frequency AC motor drive using such a system | |
| US4357655A (en) | Three-phase inverter | |
| US5132892A (en) | PWM controller used in a multiple inverter | |
| EP1463192A2 (en) | Power Electronic Converter System | |
| Morimoto et al. | Single-chip microcomputer control of the inverter by the magnetic flux control PWM method (machine control) | |
| US4628425A (en) | Method and apparatus for the conversion of a polyphase voltage system | |
| US4538220A (en) | Adjustable frequency AC motor drive using an unrestricted frequency changer system | |
| GB1313603A (en) | Polyphase reference waveform generator | |
| US4220988A (en) | Controller for waveform synthesizer | |
| US4685049A (en) | Unrestricted frequency changer switch topology | |
| US4228491A (en) | Control method for a three-phase self-excited inverter | |
| JPH077944A (ja) | 電力変換装置の制御方法 | |
| Oleschuk et al. | One-stage and two-stage schemes of high performance synchronous PWM with smooth pulse-ratio changing | |
| GB2125239A (en) | A three phase supply synthesis arrangement | |
| RU2150781C1 (ru) | Способ регулирования скорости трехфазного двигателя переменного тока | |
| SU1517109A1 (ru) | Электропривод переменного тока | |
| RU2240595C1 (ru) | Способ регулирования трехфазного напряжения и частоты с промежуточным преобразованием электроэнергии | |
| KR100270072B1 (ko) | 다중연결인버터를 이용한 대용량 유도전동기의 제어장치 | |
| SU1372543A1 (ru) | Способ управлени трехфазным непосредственным преобразователем частоты | |
| SU570178A1 (ru) | Способ управлени трехфазным непосредственным преобразователем частоты | |
| SU1365327A1 (ru) | Устройство дл регулировани частоты вращени асинхронного электродвигател |