SU1596427A1

SU1596427A1 - Цифровой синтезатор синусоидальных сигналов

Info

Publication number: SU1596427A1
Application number: SU884439090A
Authority: SU
Inventors: Валерий Геннадьевич Старков
Original assignee: Предприятие П/Я В-2969
Priority date: 1988-06-08
Filing date: 1988-06-08
Publication date: 1990-09-30

Abstract

Изобретение относитс к радиотехнике и может быть использовано в контрольно-измерительной аппаратуре. Цель изобретени - повышение спектральной чистоты выходных сигналов. Цифровой синтезатор содержит генератор 1 переменной частоты, генератор 2 фиксированной частоты, переключатель 3, формирователи 4 и 7, блок 5 управлени направлением счета, реверсивный счетчик 6, буферный усилитель 8, блок 9 посто нной пам ти, цифроаналоговый преобразователь 10, переключатель 11 пол рности, управл емый фильтр 12 нижних частот, счетный триггер 13. Дл достижени цели введены D-триггер 14 и компаратор 15, позвол ющие совместить во времени момент переключени пол рности выходного сигнала с нулевым значением выходного сигнала цифроаналогового преобразовател 10 и тем самым улучшить форму выходного синусоидального сигнала. 2 ил.

Description

Изобретение относитс к радиотехнике и может использоватьс дл формировани синусоидальных сигналов в контрольно-измерительной аппаратуре,

Цель изобретени - повышение спектральной чистоты выходных сигналов.

Иа фиг.1 приведена структурна электрическа схема цифрового синтезатора синусоидальных сигналов; на фиг.2 - временные диаграмК1ы, по сн ющие его работу.

Цифровой синтезатор синусоидальных сигналов (фиг, 1) содержит генератор 1 переменной частоты, генератор 2 фиксированной частоты, сигналов, переключатель 3, первый формирователь 4 управл ющих сигналов , блок управлени 5 направлением счета, реверсивный счетчик (PC) 6, второй формирователь 7 управл ющих сигналов, буферный усилитель 8, блок посто нной пам ти (БПП), 9 цифроаналоговый преобразователь (ЦАП) 10, переключатель пол рности 11, управл емый фильтр нижних частот 12, счетный триггер 13, Д-триггер 14 и компаратор 15.

Цифровой синтезатор синусоидальных сигналов работает следующим образом.

В зависимости от сигнала с выхода первого формировател 4 переключатель 3 пропускает импульсы либо с генератора 1. либо с генератора 2, Зти импульсы подаютс на вход блока управлени 5. вырабатыва ющего сигналы управлени направлением счета PC 6 и второго формировател 7. В первой и третьей четверти периода сигнала PC 6 работает в режиме сложени , во второй и четвертой - вычитани . Адрес, вырабатываемый PC 6, поступает через буферный усилитель 8 на БПП 9. В БПП 9 предварительно записаны двоичные кодовые комбинации, соответствующие дискретным значени м функции синуса в первом квадранте, т,е, между фазовыми углами от до QS , 90°. В соответствии с поступающими адресами БПП 9 в первой и третьей четверт х периода выдает на однопол рный ЦАП 10 двоичные коды значений функции синуС от ©1 0°, до €)2 90°, а во второй и четвертой четверт х периода от ©2 90° до © 1 0°. Таким образом за полный период на вход переключател пол рности 11 и на вход компаратора 14 с выхода ЦАП 10 поступают две однопол рные полуволны функции синус. Счетный триггер 13(фиг.2б)св зан с блоком управлени 5 и измен ет свое состо ние каждые полпериода, опережа сигнал на выходе ЦАП (фиг.2а) на врем задержки этого сигнала в буферном усилителе 8, БПП 9, ЦАП

10. Сигнал с выхода счетного триггера 13 поступает на D-вход D-триггера 14. С-вход которого подключен к выходу компаратора 15.

Сигнал переключени пол рности

(фиг.2г) по вл етс на выходе D-триггера 14 по сигналу синхронизации, сформированному компаратором 15 (фиг.2.в) по нулевому уровню сигнала на выходе ЦАП 10, тем самым

0 обеспечива переключение пол рности сигнала в моменты перехода функции через нуль (фиг, 2д). Переключатель пол рности 11, в зависимости от сигнала с выхода D-триггера 14 измен ет пол рность выходного сигнала.

5 Управл емый фильтр нижних частот 12, управл емый вторым формирователем 7 и работающий синхронно с изменением кода на входе ЦАП 10, устран ет нежелательные переходные процессы,

Использование предлагаемого синтезатора позвол ет улучшить форму синусоидального сигнала за счет совмещени во времени момента переключени пол рности выходного сигнала с его нулевым значением .

Формул а и 30 бретен и Цифровой синтезатор синусоидальных

0 сигналов, содержащий последовательно соединенные генератор переменной частоты, переключатель, блок управлени направлением счета, реверсивный счетчик, буферный усилитель, блок посто нной пам ти, цифро5 аналоговый преобразователь, переключатель пол рности и управл емый фильтр нижних частот, генератор фиксированной частоты, выход которого соединен с другим входом переключател , счетный триггер, первый и

0 второй формирователи управл ющих сигналов , вход счетного триггера соединен с входом реверсивного счетчика, тактовый вход и выход заема которого соединены соответственно с выходом переключател и другим

5 входом блока управлени направлением счета , вход второго формировател управл ющих сигналов соединен с выходом переключател , вход управлени которого соединен с выходом первого формировател

0 управл ющих сигналов, выход второго формировател управл ющих сигналов соединен с управл ющим входом управл емого фильтра нижних частот, о т л и ч а ю щ и и с тем, что, с целью повышени спектральной чистоты выходных сигналов, введены компаратор, первый вход которого соединен с выходом цифроаналогового преобразовател и Д-триггер , выход которого соединен с входом управлени переключател пол рности, при

515964276

этом второй вход, компаратора подклю- гера соединены с выходами соответственчен кобщей шине, а С-входи Д-входД-триг- но компаратора и счетного триггера.

Claims

Формула изобретения

Цифровой синтезатор синусоидальных сигналов, содержащий последовательно соединенные генератор переменной частоты, переключатель, блок управления направлением счета, реверсивный счетчик, буферный усилитель, блок постоянной памяти, цифроаналоговый преобразователь, переключатель полярности и управляемый фильтр нижних частот, генератор фиксированной частоты, выход которого соединен с другим входом переключателя, счетный триггер, первый и второй формирователи управляющих сигналов, вход счетного триггера соединен с входом реверсивного счетчика, тактовый вход и выход заема которого соединены соответственно с выходом переключателя и другим входом блока управления направлением счета, вход второго формирователя управляющих сигналов соединен с выходом переключателя, вход управления которого соединен с выходом первого формирователя управляющих сигналов, выход второго формирователя управляющих сигналов соединен с управляющим входом управляемого фильтра нижних частот, о т л и ч а ю щ и й с я тем, что, с целью повышения спектральной чистоты выходных сигналов, введены компаратор, первый вход которого соединен с выходом цифроаналогового преобразователя и Д-триггер, выход которого соединен с входом управления переключателя полярности, при

5

1596427

6

этом второй вход, компаратора подклю- гера соединены с выходами соответственней к общей шине, а С-вход и Д-входД-.триг- но компаратора и счетного триггера.