SU811238A1 - Устройство дл оптимального управле-Ни МНОгОКАНАльНыМи АВТОМАТичЕСКиМилиНи Ми - Google Patents
Устройство дл оптимального управле-Ни МНОгОКАНАльНыМи АВТОМАТичЕСКиМилиНи Ми Download PDFInfo
- Publication number
- SU811238A1 SU811238A1 SU782690267A SU2690267A SU811238A1 SU 811238 A1 SU811238 A1 SU 811238A1 SU 782690267 A SU782690267 A SU 782690267A SU 2690267 A SU2690267 A SU 2690267A SU 811238 A1 SU811238 A1 SU 811238A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- input
- automatic lines
- inverter
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
ским исследованием работы линии, и разрабатываетс технико-экономический критерий дл конкретного случа
Ty nk. Т).
Значени т и внутренние логические закономерности процесса функционировани линий учитываютс программным путем .
В процессе работы линии на вход 9 устройства поступает сигнал с датчика отработанных циклов с нериодом Гц {врем продвижени транспортного устройства линии на один шаг); этому соответствует врем сборки одного очередного издели в некотором канале линии.
На вход 10 системы поступают сигналы с датчика отказавших каналов, которым фиксируетс отсутствие собраиного издели в некотором канале по причине сбоев и отказов в отдельных позици х сборки этого канала.
В блоке / формировани импульсов по сигналам датчиков формируютс импульсные сигналы напр жени t/i и И (см. фиг. 2).
Преобразователь длительности импульсов 2 от импульсов t/i формирует короткие импульсы t/3, которые поступают на первые входы элементов И. 3 и 4.
На второй вход элемента И 3 поступает сигнал 1/2 с второго выхода блока / формировани импульсов, и если отказа нет, на выходе элемента И 3 образуетс импульсный сигнал и, который поступает на вход ввода нул цифрового вычислительного блока 8 (например, типа «Электроника С 50, «Электроника 100 и т. п.).
Кроме того, сигнал {/2, проход через инвертор 5, образует импульсный сигнал f/s, поступающий на второй вход элемента И 4, и, если отказ есть, на выходе последнего образуетс импульсный сигнал t/e, поступаюихий на вход ввода единицы циффового вычислительного блока 8.
Сигналы /4 и UQ, проход через элемент ИЛИ 6 (одновременно существует только либо t/4, либо Ug) и элемент задержки 7, образует сигнал Uj, который поступает на вход запуска цифрового вычислительиого блока 8 дл выполнени программы оитимизацпи .
Программа выполн етс в промежуток времени Т„.
Дл работоспособности системы должно выполн тьс условие
Т :Т
-I Н цЭлемент задержки необходим дл того, чтобы пуск не осуществл лс раньше, чем цифровой вычислительный блок успеет прин ть информацию (сигналы U или f/g).
Программным путем обеспечиваетс прием этих сигналов без нодачн каких-либо командных сигналов.
Указанное включение элемента ИЛИ 6 позвол ет также программ.ным путем обнаружить ненсправностп в самой системе.
Например, если вышли из стро датчи1КИ , то не будет образовыватьс ни сигнал f/4, ни /5, и, если запрогрл;М1М1И|ро,ваБо значение времени Гр, которое дл вшвкретной Л;ЕНИИ сборки вл етс посто нной величиной , то цифровой выч1ИСЛИтельный блок 8
выдает соответствующий аварийный сигнал , чем и достигаетс .высока надежность системы.
После того, как достигнуто оптимальное значение времени (дальнейша эксплуатаци линии без остановки и ремонтного обслуживаии вл етс экономически невыгодной ) , цифровой вычислительный блок 8 с помощью исполнительных устройств останавливает линию, или подает об этом сигцал оиератору и переходит к выполнению дополнительной программы, по которой, учнтыва данные, накопленные в процессе оптимизации обслуживани по технико-экономическому критерию, рассчитываютс и
регистрируютс донолнительные данные - врем безостановочной работы Т, количество изготовленной продукции, коэффициент использовани , номера отказавших каналов и т. п., которые используютс дл
учета и проведени статистических исследований .
Ф О р м л а изобретени
Устройство дл оитимального управлени многоканальными автоматическими лини ми , содержащее подключенный к входам устройства блок формировани сигналов , преобразователь длительпости импульсов и цифровой вычислительный блок, подключенный к выходу устройства, отличающеес тем, что, с целью расширени области применени и повышени надежности устройства, оно содержит элементы И, инвертор и включенные последовательно элементы ИЛИ и элемент задержки, подключенный выходом к одному входу ц - фрового вычислительиого блока, другие входы
которого соединены с входами элемента ИЛИ и подключены к выходам элементов И, соединенных первыми входами через преобразователь длительности импульсов с одним выходом блока формировани сигналов , другой выход которого подключен к вторым входам элементов И испосредственио и через инвертор.
60Источиики информации, прин тые во
внимание при экспертизе:
1.Авторское свидетельство СССР .YO 532103, кл. G 06 F 15/46, 1976.
2.Авторское свидетельство СССР 65 Хо 483664, кл. G 06 F 3/00, 1975 (прототип).
и/
из
uz
nПП
Claims (1)
- Формула изобретенияУстройство для оптимального управления многоканальными автоматическими линиями, содержащее подключенный к входам устройства блок формирования сигналов, преобразователь длительности импульсов и цифровой вычислительный блок, подключенный к выходу устройства, отличающееся тем, что, с целью расширения области применения и повышения надежности устройства, оно содержит элементы И, инвертор и включенные последовательно элементы ИЛИ и элемент задержки, подключенный выходом к одному входу цифрового вычислительного блока, другие входы которого соединены с входами элемента ИЛИ и подключены к выходам элементов И, соединенных первыми входами через преобразователь длите.льиости импульсов с одним выходом блока формирования сигналов, другой выход которого подключен к вторым входам элементов И непосредственно и через инвертор.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782690267A SU811238A1 (ru) | 1978-11-30 | 1978-11-30 | Устройство дл оптимального управле-Ни МНОгОКАНАльНыМи АВТОМАТичЕСКиМилиНи Ми |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782690267A SU811238A1 (ru) | 1978-11-30 | 1978-11-30 | Устройство дл оптимального управле-Ни МНОгОКАНАльНыМи АВТОМАТичЕСКиМилиНи Ми |
Publications (1)
Publication Number | Publication Date |
---|---|
SU811238A1 true SU811238A1 (ru) | 1981-03-07 |
Family
ID=20795941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782690267A SU811238A1 (ru) | 1978-11-30 | 1978-11-30 | Устройство дл оптимального управле-Ни МНОгОКАНАльНыМи АВТОМАТичЕСКиМилиНи Ми |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU811238A1 (ru) |
-
1978
- 1978-11-30 SU SU782690267A patent/SU811238A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4497059A (en) | Multi-channel redundant processing systems | |
US4322580A (en) | Clock selection circuit | |
JPS58137002A (ja) | 制御信号連動方式 | |
US3934131A (en) | Output controller for initiating delayed or conditional commands via a general purpose computer | |
SU811238A1 (ru) | Устройство дл оптимального управле-Ни МНОгОКАНАльНыМи АВТОМАТичЕСКиМилиНи Ми | |
US3944980A (en) | Electronic sequence control system | |
US3263215A (en) | Error correcting arrangement for punched tape electrical signalling system | |
JPS6075946A (ja) | 履歴出力装置 | |
SU881678A1 (ru) | Устройство дл контрол терминалов | |
JP2774595B2 (ja) | Cpuシステムの動作監視装置 | |
SU1067471A1 (ru) | Программно-временное устройство | |
SU1410048A1 (ru) | Устройство сопр жени вычислительной системы | |
SU869052A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU881753A1 (ru) | Устройство дл контрол процессора | |
JPS6236270B2 (ru) | ||
SU702526A1 (ru) | Пересчетное устройство | |
SU1175022A1 (ru) | Устройство дл контрол серий импульсов | |
SU1529229A1 (ru) | Устройство дл контрол работы микроЭВМ | |
SU1449967A1 (ru) | Устройство дл допускового контрол временных интервалов | |
SU734646A1 (ru) | Программное устройство | |
US3463982A (en) | Pulse insertion means for elimination of servo error due to pulse drop-out | |
SU1001456A1 (ru) | Устройство программируемой задержки импульсов | |
SU1443015A1 (ru) | Устройство дл определени оптимального периода технического обслуживани издели | |
SU922752A1 (ru) | Устройство дл тестовой проверки узлов контрол каналов ввода-вывода | |
JPS6020225A (ja) | タイミング同期制御装置 |