JPS6020225A - タイミング同期制御装置 - Google Patents
タイミング同期制御装置Info
- Publication number
- JPS6020225A JPS6020225A JP58127938A JP12793883A JPS6020225A JP S6020225 A JPS6020225 A JP S6020225A JP 58127938 A JP58127938 A JP 58127938A JP 12793883 A JP12793883 A JP 12793883A JP S6020225 A JPS6020225 A JP S6020225A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- controller
- outputted
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/10—Nuclear fusion reactors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の利用分野〕
本発明は、タイミング同期制御装置に係シ、特に、核融
合装置等の高速、高精度のタイミング制御が必要な制御
システムに好適なタイミング同期制御装置に関する。
合装置等の高速、高精度のタイミング制御が必要な制御
システムに好適なタイミング同期制御装置に関する。
第１図のプラント１２を制御する各制御装置１゜２．３
，４．・・・、Ｎとそれらを統括制御する制御装置１１
と （１）１ケのタイミング信号から複数の同一タイミング
信号を発生するモジュール（ＦＯＭと略す）（２） 複
数のタイミング信号から、論理和又は、選択によって１
ケのタイミング信号を出方するモジュール（ＦＩＭと略
す） （３）上位の計算機からプリセット可能ｌカウンタを設
け、他からの起動タイミングにより、外部から来る基準
クロックパルスに減算Ｌ、カウンタ値が０になった時タ
イミング信号を出方するモジュール。（ＴＭＧと略す） （４） 周波数が可変に出来るクロックパルス発生器＜
ｃｐｏと略す） の各モジュールを基本モジュールとして、これらのモジ
ュールを組合せて、上記の制御装置群へ同期化のための
制御タイミング信号２ｏを出方するシーケンス制御装置
において、 従来、ＴＭＧとして下記の２種のモジュールが使用され
てきた。
，４．・・・、Ｎとそれらを統括制御する制御装置１１
と （１）１ケのタイミング信号から複数の同一タイミング
信号を発生するモジュール（ＦＯＭと略す）（２） 複
数のタイミング信号から、論理和又は、選択によって１
ケのタイミング信号を出方するモジュール（ＦＩＭと略
す） （３）上位の計算機からプリセット可能ｌカウンタを設
け、他からの起動タイミングにより、外部から来る基準
クロックパルスに減算Ｌ、カウンタ値が０になった時タ
イミング信号を出方するモジュール。（ＴＭＧと略す） （４） 周波数が可変に出来るクロックパルス発生器＜
ｃｐｏと略す） の各モジュールを基本モジュールとして、これらのモジ
ュールを組合せて、上記の制御装置群へ同期化のための
制御タイミング信号２ｏを出方するシーケンス制御装置
において、 従来、ＴＭＧとして下記の２種のモジュールが使用され
てきた。
（１） Ｔ Ｍ Ｇ−人（第２凶）
第２図に示す様に入力信号ＩＩによシ、フリップフロッ
プ１０１がＯＮとなシ、カウンタ１０２が、基準クロッ
クに従って減算され、０となった時、ＡＮＤロジックの
一方がＯＮとなシ、他の入力信号が既にＯＮであれは、
その時にＡＮＤロジックが成立し、単安定マルチバイブ
レータ１０３へ信号が入力され、出力パルスが、Ｏｌか
ら出力される。
プ１０１がＯＮとなシ、カウンタ１０２が、基準クロッ
クに従って減算され、０となった時、ＡＮＤロジックの
一方がＯＮとなシ、他の入力信号が既にＯＮであれは、
その時にＡＮＤロジックが成立し、単安定マルチバイブ
レータ１０３へ信号が入力され、出力パルスが、Ｏｌか
ら出力される。
また、Ｉ２からの入力がまだきていない時は、工２の入
力がきた時にタイミング信号がＱｌから出力される。
力がきた時にタイミング信号がＱｌから出力される。
（２） ＴＭＧ−１３（第３図）
第３図に示すＴＭＧ−Ｂは、’ｒＭＧ−Ａと単安定マル
チバイブレータ１０３の位置が違うだけで必るが、１０
３からのパルス信号が出力されＡＮＤロジックの１方に
入力された時、Ｉ２の入力信号が来ていれば０１を出力
するが、Ｉ２が入力されていないと、以後に２２が人力
されてもタイミング信号が出力されｌい（）ム成となり
ている。
チバイブレータ１０３の位置が違うだけで必るが、１０
３からのパルス信号が出力されＡＮＤロジックの１方に
入力された時、Ｉ２の入力信号が来ていれば０１を出力
するが、Ｉ２が入力されていないと、以後に２２が人力
されてもタイミング信号が出力されｌい（）ム成となり
ている。
制御タイミング１４号が決められ７ｃ時刻以後であれば
、少め条件さえ成立してい７Ｌば、谷設備へ出力してよ
いものでるれば、′工１へ１（ＪＡｋ用い、制御タイミ
ング信号が、決められた時刻にかつ割当する条件が成立
している限りでないと出力してはなｒ：）ないものであ
れは、ＴＭＵＩＪＬＩ−用いることにより、タイミング
同期制御装ｖ１が組みたてられる。
、少め条件さえ成立してい７Ｌば、谷設備へ出力してよ
いものでるれば、′工１へ１（ＪＡｋ用い、制御タイミ
ング信号が、決められた時刻にかつ割当する条件が成立
している限りでないと出力してはなｒ：）ないものであ
れは、ＴＭＵＩＪＬＩ−用いることにより、タイミング
同期制御装ｖ１が組みたてられる。
これらの各モジュールを組合せｊＣ１タイミング同期制
御装置の１例を第４図に示ブ。
御装置の１例を第４図に示ブ。
第４図では、例えは２０１で示される部分で、ＦＯＭを
用い、また、２０２で示される部分で、ＴＭＧＢｔ−用
い、２０３で示される部分でＴへ１ＯＡを用いている。
用い、また、２０２で示される部分で、ＴＭＧＢｔ−用
い、２０３で示される部分でＴへ１ＯＡを用いている。
Ｃで示される、Ａ、Ｂ、Ｃけ、統括制御装置から入力さ
れる信号でるる。
れる信号でるる。
第４図で示される部分のシークンス制御装置の動作を以
下に述べる。
下に述べる。
（１） 統括制御装置が、プラント及び、各制御装置の
状態を監視して、２０５のタイミング信号を出してよい
か否かの条件を判定し、条件が成立すると、Ａの許可信
号を出力する。
状態を監視して、２０５のタイミング信号を出してよい
か否かの条件を判定し、条件が成立すると、Ａの許可信
号を出力する。
（２）２０４からタイミングパルスがくると、ＡＮＤロ
ジックが成立して、２０５０制御タイミングが各制御装
置へ出力される。
ジックが成立して、２０５０制御タイミングが各制御装
置へ出力される。
（３）２０５０制御タイミングパルスによシ１０２のタ
イマーが起動される。１０２のタイマーがタイムアツプ
するまでに、統括制御装置が、Ｂの信号を出力すれば、
２０６のタイミングノくルスが、各制御装置へ出力され
る。
イマーが起動される。１０２のタイマーがタイムアツプ
するまでに、統括制御装置が、Ｂの信号を出力すれば、
２０６のタイミングノくルスが、各制御装置へ出力され
る。
以下同様な手順で、タイミング制御が進行する。
また、第５図の１０２１１．１０２１１，１０２帖。
ｉ ｏ ２（Ｖ）で示すタイマーにより、それぞれに設
定されたカランタ値だけおくれてタイミング指令が対応
する制御設備へ出力される。
定されたカランタ値だけおくれてタイミング指令が対応
する制御設備へ出力される。
以上は、正常シーケンスの進行を記述したが、例えは、
１０２のタイマーがタイムアンプするまでに、統括制御
装置からＢの信号が出力されなかつたとすると、２０２
で示される部分がＴＭＧＢであるため、２０６のタイミ
ングは以後永久に出力されず、タイミング制御は、渋滞
する。しかし、統括制御装置は、自分が、Ｂ信号を出力
した事で、２０６のタイばングは、出力されたものと見
做して次の７−タンスへ進む、一方、各制御装置は、２
０６のタイミング信号が入力されないため、２０５のタ
イミング信号を受けとった状態のまま、次の状態へは進
まない。
１０２のタイマーがタイムアンプするまでに、統括制御
装置からＢの信号が出力されなかつたとすると、２０２
で示される部分がＴＭＧＢであるため、２０６のタイミ
ングは以後永久に出力されず、タイミング制御は、渋滞
する。しかし、統括制御装置は、自分が、Ｂ信号を出力
した事で、２０６のタイばングは、出力されたものと見
做して次の７−タンスへ進む、一方、各制御装置は、２
０６のタイミング信号が入力されないため、２０５のタ
イミング信号を受けとった状態のまま、次の状態へは進
まない。
このような制御系の異常状態が解消されるのは、従来の
タイミング同期制御装置であると、統括制御装置が、間
接な要因によってこのような異常状態を認識するときで
ある。
タイミング同期制御装置であると、統括制御装置が、間
接な要因によってこのような異常状態を認識するときで
ある。
上記の異常状態の解消を早めるために、’１’ＭＧＨに
おいて、タイマーがタイムアツプした時に、割込み信号
を出力する方法が考えられるが、制御対象のプラントが
、１ｍ（６）を争う高速な制御を要述される場付、計算
機の割込処理で１ｍ５ｅｃ程厩、かつその割込に対応す
る制御処理にすくなくとも数ｍ５ｅｃ要し、十分とはい
えない。
おいて、タイマーがタイムアツプした時に、割込み信号
を出力する方法が考えられるが、制御対象のプラントが
、１ｍ（６）を争う高速な制御を要述される場付、計算
機の割込処理で１ｍ５ｅｃ程厩、かつその割込に対応す
る制御処理にすくなくとも数ｍ５ｅｃ要し、十分とはい
えない。
また、その時にたまたま、統括制御系が故障又は、暴走
しまっている場合を考えると、この方式でも、問題の抜
本的解決となつ−Ｃいないことがわかる。
しまっている場合を考えると、この方式でも、問題の抜
本的解決となつ−Ｃいないことがわかる。
本発明の目的は、上記のタイミング同期、制御装置の不
備を解消し、核融合装置等の高速かつ高精度のタイミン
グ制御を行ないかつ信頼性の高いタイミング同期制御装
置を提供することにある。
備を解消し、核融合装置等の高速かつ高精度のタイミン
グ制御を行ないかつ信頼性の高いタイミング同期制御装
置を提供することにある。
し発明の概要〕
本発明は、上記のＴＭＧＨに対して、第５図で示す、破
線で回置れた部分のロジック回路を付加することにより
、第５図で示した０２の出力信号を、シーケンス制御装
置内でＦ ＯＭ ｔ−用いて分岐し、各制御装置へシー
ケンス停止信号を出力することによって、各制御装置を
正常なジ−タンスの時だけでなく、先に記した異常なジ
−タンスの時も、直ちに、かつ確実に制御系全体を停止
状態に持って行くことが出来るようにしたものである。
線で回置れた部分のロジック回路を付加することにより
、第５図で示した０２の出力信号を、シーケンス制御装
置内でＦ ＯＭ ｔ−用いて分岐し、各制御装置へシー
ケンス停止信号を出力することによって、各制御装置を
正常なジ−タンスの時だけでなく、先に記した異常なジ
−タンスの時も、直ちに、かつ確実に制御系全体を停止
状態に持って行くことが出来るようにしたものである。
本発明の実施例として、第１図と同一の制御システムに
おいて、タイミング同期制御装置１３の機能構成図の一
部を第６図に示す。
おいて、タイミング同期制御装置１３の機能構成図の一
部を第６図に示す。
１に６図を用いて動作を説明すると、
（１）０１の信号が入力されかつ、Ａの信号が統括制御
装置から既に出力されていたとすると、ＩＩ信号が出力
される、 （２） ＩＩの出力を分岐して、図に示す様に、（１）
Ｔｌが直ちに出力される。
装置から既に出力されていたとすると、ＩＩ信号が出力
される、 （２） ＩＩの出力を分岐して、図に示す様に、（１）
Ｔｌが直ちに出力される。
（ｌＩ）２０１′に設定した時間後Ｔ２のタイミング信
号が出力される。
号が出力される。
（ｉｆ） ２ ｏ ｘ″に設定した時間後Ｔ３４ψ２０
１１１１に設定した時間後Ｔ４（３）ＩＩの出力が０１
’に分岐され２０１のタイマーが起動される。
１１１１に設定した時間後Ｔ４（３）ＩＩの出力が０１
’に分岐され２０１のタイマーが起動される。
（４）２０１のタイマーがタイムアツプした時、まだＢ
の信号が統括制御装置から出力されないとすると、ＩＩ
’は出力されず、以後のジ−タンスが停止し、Ｉ２Ｉが
出力される。
の信号が統括制御装置から出力されないとすると、ＩＩ
’は出力されず、以後のジ−タンスが停止し、Ｉ２Ｉが
出力される。
（５）Ｉ２Ｉが出力されると、図に示すように各制御設
備停止信号８００が出方され、各制御設備が、直ちにか
つ同時に停止ジ−タンスへ移行する。
備停止信号８００が出方され、各制御設備が、直ちにか
つ同時に停止ジ−タンスへ移行する。
本発明の実施例によれば、各設備へＴｌ−Ｔ４等のタイ
ミングを出力したまま、次のタイミングが出力されなめ
状態が、続くことはなく、直ちに各設備へ停止信号８０
Ｇが出方されるため、Ｔｌ〜Ｔ４の制御タイミング指令
によって各設備が負荷状態となっている場合でるると、
その状態が続くことによって設備の疲労によって寿命が
短がくなムかつ、制御システムとして無駄なエネルギを
浪費することになるという事態が防げることになる。
ミングを出力したまま、次のタイミングが出力されなめ
状態が、続くことはなく、直ちに各設備へ停止信号８０
Ｇが出方されるため、Ｔｌ〜Ｔ４の制御タイミング指令
によって各設備が負荷状態となっている場合でるると、
その状態が続くことによって設備の疲労によって寿命が
短がくなムかつ、制御システムとして無駄なエネルギを
浪費することになるという事態が防げることになる。
本発明によれば、タイミング同期制御装置で、ジ−タン
スが異常となシ渋滞した場合タイミング同期制御装置か
ら直接、各制御装置へ停止タイミング指令が出力される
ので、全制御システムが、同時にかつ、直ちに停止する
ことが出来るため、正常シーケンス、異常ジ−タンスを
問わず、システム全体の同期を完全にとることが出来る
。
スが異常となシ渋滞した場合タイミング同期制御装置か
ら直接、各制御装置へ停止タイミング指令が出力される
ので、全制御システムが、同時にかつ、直ちに停止する
ことが出来るため、正常シーケンス、異常ジ−タンスを
問わず、システム全体の同期を完全にとることが出来る
。
ａ１図は本発明を適用する制御システムの構成図、第２
図はタイミングジュネレータＴＭＧＡの基本構成図、第
３図はタイミングジュネレータＴＭＧＢの基本構成図、
第４図はジ−タンス制御装置の動作を説明するための部
分機能図、第５図は本発明で用−るタイミングジュネレ
ータの基本構成図、第６図は本発明の詳細な説明するタ
イミング制御装置ｔａ能構成図である。
図はタイミングジュネレータＴＭＧＡの基本構成図、第
３図はタイミングジュネレータＴＭＧＢの基本構成図、
第４図はジ−タンス制御装置の動作を説明するための部
分機能図、第５図は本発明で用−るタイミングジュネレ
ータの基本構成図、第６図は本発明の詳細な説明するタ
イミング制御装置ｔａ能構成図である。
Claims (1)
- １、 マスタクロックからのクロックパルスを基準にし
てす数の制御装置へタイミング信号を出力するタイミン
グ同期制御装置において、タイマーのタイムアンプ信号
と計算機からの許可信号との突き合せを行ない条件成立
時に条件成立のタイミング信号を又、条件不成立時に条
件不成立信号を発生させ条件不成立信号を各制御装置へ
出力することによシ全体制御システムを直ちにかつ同期
して停止させる仁とによシ、非同期によって生じる各制
御装置の無駄動作を防止したこと全特徴とするタイミン
グ同期制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127938A JPS6020225A (ja) | 1983-07-15 | 1983-07-15 | タイミング同期制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127938A JPS6020225A (ja) | 1983-07-15 | 1983-07-15 | タイミング同期制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020225A true JPS6020225A (ja) | 1985-02-01 |
Family
ID=14972346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127938A Pending JPS6020225A (ja) | 1983-07-15 | 1983-07-15 | タイミング同期制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020225A (ja) |
-
1983
- 1983-07-15 JP JP58127938A patent/JPS6020225A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497059A (en) | Multi-channel redundant processing systems | |
| US5133056A (en) | Interrupt controller | |
| US4665518A (en) | Synchronous/asynchronous communication system | |
| JPH0316659B2 (ja) | ||
| EP0131658A1 (en) | A synchronisation mechanism for a multiprocessing system | |
| US4222515A (en) | Parallel digital data processing system with automatic fault recognition utilizing sequential comparators having a delay element therein | |
| US4485436A (en) | System for selecting interfaces on a priority basis | |
| JPS6020225A (ja) | タイミング同期制御装置 | |
| EP0337993A1 (en) | STATE ADJUSTMENT FOR PARALLEL PROCESSING. | |
| EP0130432B1 (en) | Apparatus for suspending a system clock when an initial error occurs | |
| JPH0259949A (ja) | ディジーチェーン割込み処理装置 | |
| JP2730356B2 (ja) | 待機冗長システム | |
| JPS6045801A (ja) | 多重化構成制御装置 | |
| SU1059710A1 (ru) | Резервированное устройство | |
| SU1397917A1 (ru) | Двухканальное устройство дл контрол и восстановлени процессорных систем | |
| JPS59127164A (ja) | マルチシステムの同期化装置 | |
| JPS623453B2 (ja) | ||
| SU1585799A1 (ru) | Устройство дл контрол дуплексной микропроцессорной системы | |
| JPH1015787A (ja) | 生産ライン管理装置 | |
| JP2803167B2 (ja) | 制御線瞬断認識防止回路 | |
| JPH0287204A (ja) | プロセス入出力装置 | |
| SU1677858A1 (ru) | Асинхронный распределитель | |
| JPS5868131A (ja) | 計算機システムへのクロツク供給制御方法 | |
| Stewart et al. | Application of an onboard processor to the OAO C spacecraft | |
| JPS60237523A (ja) | 内部時計の制御装置 |