JPS623453B2 - - Google Patents
Info
- Publication number
- JPS623453B2 JPS623453B2 JP56151437A JP15143781A JPS623453B2 JP S623453 B2 JPS623453 B2 JP S623453B2 JP 56151437 A JP56151437 A JP 56151437A JP 15143781 A JP15143781 A JP 15143781A JP S623453 B2 JPS623453 B2 JP S623453B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pulse
- stop
- circuit
- stop pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は、クロツクストツプパルスの調整方式
に関し、特に、クロツク制御回路からクロツクの
発信および停止を行うために、クロツクパルスお
よびクロツクストツプパルスを各装置に分配し、
装置側において前記２つのパルス信号の論理積を
取ることによりクロツクを停止するようにしたク
ロツクシステムにおけるクロツクストツプパルス
調整方式に関する。
に関し、特に、クロツク制御回路からクロツクの
発信および停止を行うために、クロツクパルスお
よびクロツクストツプパルスを各装置に分配し、
装置側において前記２つのパルス信号の論理積を
取ることによりクロツクを停止するようにしたク
ロツクシステムにおけるクロツクストツプパルス
調整方式に関する。
前記のクロツクシステムを有する計算機システ
ムにおいては、クロツク制御回路と個々の装置の
間の伝送路の条件の違い等によりクロツクパルス
とクロツクストツプパルスとの間で伝送遅延時間
に差が生じるという問題がある。
ムにおいては、クロツク制御回路と個々の装置の
間の伝送路の条件の違い等によりクロツクパルス
とクロツクストツプパルスとの間で伝送遅延時間
に差が生じるという問題がある。
従来、前記の問題を解決するために、装置側に
クロツクストツプパルスの遅延回路を設け、通常
のクロツク停止条件を用いてクロツクストツプパ
ルスをオンオフさせ、遅延時間を調整することに
より前記の差をゼロにすることが行われている。
この場合には、装置側のクロツク回路のクロツク
パルスおよびクロツクストツプパルスの観測端子
をオシロスコープ等により同時に観測しこの２つ
のパルスの位相関係が最適になるように調整を行
うことになるが、クロツクストツプパルスのパル
ス間隔が不規則でクロツクパルスに比べて発生間
隔が極めて長いために、オシロスコープの同期が
取りにくく、観測調整が非常に困難であつた。
クロツクストツプパルスの遅延回路を設け、通常
のクロツク停止条件を用いてクロツクストツプパ
ルスをオンオフさせ、遅延時間を調整することに
より前記の差をゼロにすることが行われている。
この場合には、装置側のクロツク回路のクロツク
パルスおよびクロツクストツプパルスの観測端子
をオシロスコープ等により同時に観測しこの２つ
のパルスの位相関係が最適になるように調整を行
うことになるが、クロツクストツプパルスのパル
ス間隔が不規則でクロツクパルスに比べて発生間
隔が極めて長いために、オシロスコープの同期が
取りにくく、観測調整が非常に困難であつた。
本発明の主な目的は、前記のクロツクシステム
の問題点にかんがみ、クロツク制御回路に調整用
ストツプパルスを一定間隔で発生する回路を設け
るという着想にもとづき、オシロスコープの同期
を確実に行うことができ、パルス遅延の観測・調
整を容易に行うことができるクロツクストツプパ
ルスの調整方式を提供することにある。
の問題点にかんがみ、クロツク制御回路に調整用
ストツプパルスを一定間隔で発生する回路を設け
るという着想にもとづき、オシロスコープの同期
を確実に行うことができ、パルス遅延の観測・調
整を容易に行うことができるクロツクストツプパ
ルスの調整方式を提供することにある。
本発明においては、クロツク回路からクロツク
の発信および停止を行うためにクロツクパルスお
よびクロツクストツプパルスを各装置に分配し、
装置において前記２つのパルス信号の論理積を取
ることによりクロツクを停止するように構成され
たクロツクシステムを有する計算機システムにお
いて、クロツクパルスとクロツクストツプパルス
の伝送遅延時間の差を調整するためにストツプパ
ルス調整モードを指令する入力を有し、前記指令
が入力されたときにクロツクストツプパルスを一
定間隔においてオン・オフする回路を設けたこと
を特徴とする、クロツクストツプパルスの調整方
式が提供される。
の発信および停止を行うためにクロツクパルスお
よびクロツクストツプパルスを各装置に分配し、
装置において前記２つのパルス信号の論理積を取
ることによりクロツクを停止するように構成され
たクロツクシステムを有する計算機システムにお
いて、クロツクパルスとクロツクストツプパルス
の伝送遅延時間の差を調整するためにストツプパ
ルス調整モードを指令する入力を有し、前記指令
が入力されたときにクロツクストツプパルスを一
定間隔においてオン・オフする回路を設けたこと
を特徴とする、クロツクストツプパルスの調整方
式が提供される。
本発明の一実施例としてのクロツクストツプパ
ルスの調整方式が、第１図、第２図を用いて以下
に説明される。
ルスの調整方式が、第１図、第２図を用いて以下
に説明される。
第１図は、本発明によるクロツクストツプパル
スの調整方式を用いた計算機システムの回路図で
ある。第１図において、CCNTはクロツク制御回
路であり、本実施例においてはMCU装置に実装
されている。また、MEMはメモリ装置、CHPは
チヤンネル装置、CPUは中央処理装置であり、
それぞれCCNT回路からクロツクパルスおよびク
ロツクストツプパルスを分配されている。OSは
オシロスコープである。
スの調整方式を用いた計算機システムの回路図で
ある。第１図において、CCNTはクロツク制御回
路であり、本実施例においてはMCU装置に実装
されている。また、MEMはメモリ装置、CHPは
チヤンネル装置、CPUは中央処理装置であり、
それぞれCCNT回路からクロツクパルスおよびク
ロツクストツプパルスを分配されている。OSは
オシロスコープである。
クロツク制御回路CCNTには、クロツク発生回
路CG、クロツクストツプ制御回路PG、調整用ス
トツプパルス発生回路TPG、および、オアゲー
ト回路ORGが設けられる。PGは、従来形のクロ
ツクストツプ制御回路と同様のものであり、主に
マニユアルの単発クロツク制御を行うためのもの
である。TPGは、本方式固有の回路であり、ク
ロツクストツプパルス調整モードを指令する信号
TMが入力される。PGおよびTPGにはそれぞれ
CGからのクロツクパルスが入力されている。ク
ロツクストツプパルス調整モード信号TMは、サ
ービスプロセツサ等からオペレータにより指示さ
れ、この信号TMが「１」のときにTPGが動作す
る。CLKP１〜３はクロツクパルスを示し、
CCNTから各装置に分配される。SP１〜３はク
ロツクストツプパルスを示し、CCNTから各装置
に分配される。
路CG、クロツクストツプ制御回路PG、調整用ス
トツプパルス発生回路TPG、および、オアゲー
ト回路ORGが設けられる。PGは、従来形のクロ
ツクストツプ制御回路と同様のものであり、主に
マニユアルの単発クロツク制御を行うためのもの
である。TPGは、本方式固有の回路であり、ク
ロツクストツプパルス調整モードを指令する信号
TMが入力される。PGおよびTPGにはそれぞれ
CGからのクロツクパルスが入力されている。ク
ロツクストツプパルス調整モード信号TMは、サ
ービスプロセツサ等からオペレータにより指示さ
れ、この信号TMが「１」のときにTPGが動作す
る。CLKP１〜３はクロツクパルスを示し、
CCNTから各装置に分配される。SP１〜３はク
ロツクストツプパルスを示し、CCNTから各装置
に分配される。
次に装置側のクロツク回路として、CPU内に
設けられたクロツク回路CLKを説明する。CLK
回路は、CCNTからのクロツクパルスCLKP３お
よびクロツクストツプパルスSP３の論理積を取
り、制御されたクロツクとしてCLK１〜ｎを各
論理回路部へ分配する。クロツク回路CLKにお
いて、DLはストツプパルスの遅延時間調整用の
遅延回路であり、ANDGは２つのパルス信号の論
理積を取る回路である。TP１，TP２は、前記の
２つのパルス信号のチエツク端子であり、観測調
整のためにオシロスコープOSに接続される。
設けられたクロツク回路CLKを説明する。CLK
回路は、CCNTからのクロツクパルスCLKP３お
よびクロツクストツプパルスSP３の論理積を取
り、制御されたクロツクとしてCLK１〜ｎを各
論理回路部へ分配する。クロツク回路CLKにお
いて、DLはストツプパルスの遅延時間調整用の
遅延回路であり、ANDGは２つのパルス信号の論
理積を取る回路である。TP１，TP２は、前記の
２つのパルス信号のチエツク端子であり、観測調
整のためにオシロスコープOSに接続される。
第２図は、第１図の回路の動作を説明するため
の信号波形図である。第２図１は、クロツクスト
ツプ制御回路PGの出力SPを示しており、これは
従来形のクロツク制御回路においてオペレータの
キー操作により発生させられるものであり、パル
ス間隔は不規則である。第２図２は、信号TMが
「１」の場合の、調整用ストツプパルス発生回路
TPGの出力TSPであり、周期的にオン・オフす
るものである。第２図３，４，５は本発明による
調整方式の原理図であり、３はチエツク端子TP
１において観測されるクロツクパルスを示し、４
はチエツク端子TP２において観測される調整作
業前の調整用ストツプパルスを示す。前記の２つ
のパルス波形TP１，TP２をオシロスコープで観
測し、両パルスの位相関係が第４図５に示される
ような最適な状態TP２（Ｔ）になるように遅延
回路の遅延量が調整される。
の信号波形図である。第２図１は、クロツクスト
ツプ制御回路PGの出力SPを示しており、これは
従来形のクロツク制御回路においてオペレータの
キー操作により発生させられるものであり、パル
ス間隔は不規則である。第２図２は、信号TMが
「１」の場合の、調整用ストツプパルス発生回路
TPGの出力TSPであり、周期的にオン・オフす
るものである。第２図３，４，５は本発明による
調整方式の原理図であり、３はチエツク端子TP
１において観測されるクロツクパルスを示し、４
はチエツク端子TP２において観測される調整作
業前の調整用ストツプパルスを示す。前記の２つ
のパルス波形TP１，TP２をオシロスコープで観
測し、両パルスの位相関係が第４図５に示される
ような最適な状態TP２（Ｔ）になるように遅延
回路の遅延量が調整される。
本発明によれば、オシロスコープの同期を確実
に行うことができ、パルス遅延の観測・調整を容
易に行うことができるクロツクストツプパルスの
調整方式が提供され得る。
に行うことができ、パルス遅延の観測・調整を容
易に行うことができるクロツクストツプパルスの
調整方式が提供され得る。
第１図は、本発明の一実施例としてのクロツク
ストツプパルスの調整方式を示す回路図、第２図
は、第１図の回路の動作を説明するための信号波
形図である。
ストツプパルスの調整方式を示す回路図、第２図
は、第１図の回路の動作を説明するための信号波
形図である。
Claims (1)
- １ クロツク制御回路からクロツクの発信および
停止を行うためにクロツクパルスおよびクロツク
ストツプパルスを各装置に分配し、装置側におい
て前記２つのパルス信号の論理積を取ることによ
りクロツクを停止するように構成されたクロツク
システムを有する計算機システムにおいて、クロ
ツクパルスとクロツクストツプパルスの伝送遅延
時間の差を調整するためにストツプパルス調整モ
ードを指令する入力を有し前記指令が入力された
ときにクロツクストツプパルスを一定間隔におい
てオン・オフする回路を設けたことを特徴とす
る、クロツクストツプパルス調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151437A JPS5854419A (ja) | 1981-09-26 | 1981-09-26 | クロックストップパルス調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151437A JPS5854419A (ja) | 1981-09-26 | 1981-09-26 | クロックストップパルス調整方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854419A JPS5854419A (ja) | 1983-03-31 |
| JPS623453B2 true JPS623453B2 (ja) | 1987-01-24 |
Family
ID=15518585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151437A Granted JPS5854419A (ja) | 1981-09-26 | 1981-09-26 | クロックストップパルス調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03256854A (ja) * | 1990-03-06 | 1991-11-15 | Hoou Kk | 食品容器の梱包方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068419A (ja) * | 1983-09-24 | 1985-04-19 | Fujitsu Ltd | システムクロツク調整方式 |
-
1981
- 1981-09-26 JP JP56151437A patent/JPS5854419A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03256854A (ja) * | 1990-03-06 | 1991-11-15 | Hoou Kk | 食品容器の梱包方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5854419A (ja) | 1983-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835728A (en) | Deterministic clock control apparatus for a data processing system | |
| US4021784A (en) | Clock synchronization system | |
| DE4307449A1 (ja) | ||
| EP0379772B1 (en) | Programmable data transfer timing | |
| DE59104724D1 (de) | Einrichtung zur funktionsüberwachung externer synchronisations-baugruppen in einem mehrrechnersystem. | |
| US4703452A (en) | Interrupt synchronizing circuit | |
| JPS623453B2 (ja) | ||
| AU3232700A (en) | Method and circuit for receiving dual edge clocked data | |
| US4736336A (en) | Asynchronous demand selector with multi-tape delay line | |
| KR100454780B1 (ko) | 패러랠 종단 버스 시스템 | |
| JPS6250034B2 (ja) | ||
| US6128312A (en) | Clock supply system | |
| JPS5588148A (en) | Test system of input-output control system | |
| US4521897A (en) | Apparatus for synchronizing the operation of master and slave counters | |
| JPH0314877Y2 (ja) | ||
| JPS59176863A (ja) | タイマ同期化方式 | |
| JPS5757330A (en) | Data transfer system by connection of bus | |
| JPS60160465A (ja) | マルチインタラプト装置 | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPS6348463B2 (ja) | ||
| SU1175020A1 (ru) | Устройство регулируемой задержки | |
| SU991588A1 (ru) | Устройство дл формировани временных интервалов | |
| SU982187A1 (ru) | Мажоритарно-резервированное устройство | |
| GB2254455A (en) | Dedicated "time bus" for real time clock. | |
| JPS6020225A (ja) | タイミング同期制御装置 |