JPS6045801A

JPS6045801A - 多重化構成制御装置

Info

Publication number: JPS6045801A
Application number: JP58153206A
Authority: JP
Inventors: Takeshi Hiroki; 広木　武; Yuzaburo Iwasa; 岩佐　勇三郎; Sadao Yanagida; 柳田　貞雄
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-08-24
Filing date: 1983-08-24
Publication date: 1985-03-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は多重化構成制御装置に係り、特に、高稼動率、
高信頼度を要求されるプラント制御に好適な、多重化制
御装置のデータ伝送および照合装置に関する。

〔発明の背景〕

高信頼性、高稼動率が要求される制御システムでは、従
来よシ、処理装置を冗長化して並列運転し、その出力を
突合わせてその一致をみる、多数決をとる、中間値をと
るなどの処理を行なって、制御対象への出力信号とする
方法、あるいは、冗長比された制御装置自身の自己ム断
によって、異常発生時は、自身を切離し、待機系に切替
える方法等が採用されている。

しかし、後者の場合、バンプレス運転を実現するには困
難があり、異常の発見も遅くなるほどの欠点もあるので
、比較的制御周期が速く、出力信号の信頼性、安全性が
要求されるシステムでは前者の方法がとられている。

多くの場合、多重化された個々の装置は非同期で処理を
行なっており、これらの装置の出力を前述のような比較
、照合回路で、−′ｆｊ、を与るなどすると、その出力
タイミングのずれが原因で、データの不一致を検出し、
誤不動作の危険がある１、これを防ぐため、従来、特開昭５１−８７９３５にみら
れるように、多重化された処理装置とは別にく同期監視
装置を設け、多重化された処理装置人々で、同一のタン
クが実行されるようにしたもの等がある。しかし、この
ように同期をとった場１　″も、処理装置がち伝送装置
を経て、照合装置に達する時間差があり、本来、一致す
べきデータに不一致が検出され、データ再送などの可能
性が大きくなるうえ、同期処理も定期的にソフトウェア
により行なっているので、時間がかかる、！ｌ′ｉ７Ｉ
量が増える等の欠点があった。また、処理装置側では同
期対策を行なわず、入出力装置のインターフェース部で
、ある一定時間のタイマを設け、決められた時間内に、
複数の処理装置の出力が一致すれば、出力装置で出力を
有効とする方法もあるが処理結果の種類数分だけの照合
回路、タイマ等を設けなければ々ら彦いという欠点があ
った。

〔発明の目的〕

本発明の目的は、複数の処理装置によって構成される多
重化制御装置のデータ伝送路、特に、データが、単一フ
レームとして送受信されるよう々手順の伝送路において
、非同期で動作する多重化された処理装置からの出力信
号を最適カタイミングで照合等の処理を行カうことによ
り、不一致等の不合理な処理を起こさずに、バンプレス
に、多重化処理装置の出力を切替えるのに最適外多重化
構成制御装置を提供するにある。

〔発明の概要〕

本発明の要点は、正しいデータを入出力装置に伝送する
装Ｍにおいて、送信側では、複数の装置の伝送タイ−タ
ンク管理回路を設け、データ伝送を一斉１Ｃ開始し、受
信側では複数の伝送装置からの送信データがすべて受信
完了したことを検出する受イ属タイミング検出回路と、
受信データバッフアン・設け、一連のデータが受信完了
し、た時点で、受イ６デークバッファのデータを照合さ
せることにある。

〔発明の実施例〕

以下１本発明の実施例を図面を用いイ説明する。

ａ１図は本発明を並列三重化システムに適用した例であ
る。

図におい−ｒ、１０１．ｘｏ２，１０３は三重化された
処理装置、１０４，１０５，１０６は各処理装置と、入
出力装置間のデータの授受を行なうデータ伝送装置、１
０７はタイミング検出線、１０８は入出力装置側のデー
タ伝送装置、１ｏ９はデータ伝送路、１１０は入出力装
置である。

図において・データ伝送装置１０４〜１０６゜１０８間
のデータ伝送には第２図に示すよ２に伝送データフレー
ムが送受信される。２０１をオープンフラグ、２０２を
クローズフラグと呼ぶ。

次に５第３図を用いて、処理装置１０１．１（１２゜１
０・３から、入出力装置１１０側へデータを伝送する場
合の手順について説明する。

第３図において、３０１は各々の処理装置ＣＰＵと、デ
ータ伝送装置１１３４，１０５．　′Ｌｏ６ｘ結ぶデー
タバス、３０２はデータバス３０１上のデータを、一旦
、蓄える送信データバッファ、３０７はバッファ３０７
のデータをシリアル化する送信シフトレジスタ、３０８
は送信データに、第２図に示すようなオープンフラグ２
０１、クローズフラグ２０２等を付加する送信フレーム
処理回路、３１０は送信マルチプレクサ、３１１は送信
ドライバ、３０４はデータ伝送路である。また、３０９
はＣＰＵからの指令によりデータ伝送ステータスを決定
する送信ステータスレジスタ５３ｏ３は自局のデータ伝
送開始信号であり、これ峰、タイミング検出線、１０７
を介し他局へ送られる。３０５け伝送タイミング管理回
路であり、他局からのデータ送信開始信号が、タイミン
グ検出線１０７を介して入力される。３０６は送信側異
常検出回路である。

次に、動作の概要を説明する。各々の処理装置１０１．
１０２，１０３からの処理データは、データバス３０１
を介して、送信データバッファ３０２に蓄えられる。デ
ータ送信準備が完了した時点で各処理装置はデータ伝送
開始指令を送信ステータスレジスタ３０９に書き込む・
これに基き・ステータスレジスタ３０９は自局のデータ
送信開始信号３０３をアクティブにする。処理装置が単
一系の場合は、この時点でデータ伝送装置１０４（１０
５，１０６）は、ただちに、データ送信を１ｉ４殆する
。

ところが、第１図に示すような三重化制御装置では、各
処理装置１０１，１０２，１０３は非同期で処理を行な
っており、一般に送信開始タイミングには、時間的なず
れが生じる。このような場合、受信側で送信されてくる
データの多数決、照合等の処理を行なうと、時間的ずれ
が原因で不動作となる可能性がある。この問題を解決す
るために、本発明では伝送タイミング管理回路３０５を
設ける。これは自局の送信開始信号３０３およびタイミ
ング検出線１０７を介して送られてくる他の三周の送信
開始信号がすべてアクティブになった時点で、自局のデ
ータ送信を開始するものである。本方式により、データ
伝送装置１０ｊ、１０５゜１０６それぞれで、−斉にデ
ータ送信が開始される。

仮に、第１図で、王台の処理装置１０１，１０２゜１０
３のいずれかが異常となり、送信開始信号が出力され女
い場合には、送信側異常検出回路３０６により、一定時
間経過した時点で、送信開始信号アクティブの装置のみ
が、送信開始できるように缶υ御し・異常発生報告信号
３１２で送信開始信号の来ない装置を報告する。

次に、第４図を用いて、受信側の動作を説明する。図中
４００はデータ伝送路・４０１，４０２゜４０３は受信
バッファ、４０４，４０５，４０６は伝送信号フレーム
のデータ異常検出等を行なうフレーム処理回路、４０７
，４０８，４０９は受信側シフトレジスタ、４１０，４
１１，４１２は受信データを一旦蓄える受信データバッ
ファであり、上記のすべての部分は、多重化された処理
装：：’；ｔ　１０１　、　１０２　、　１０３と一対
一に対応する。

４１８は多数決、照合等を行なう多重化信号処理回路、
４１９は受信データ記憶部である。

また、４１３，４１４．４−１５は第２図のような信号
フレームのクローズフラグ２０２を検出して発せられる
受信完了信号、４１君は受信タイミング検出回路、４２
０は受信側異常検出回路。

４１７は受信ステータスレジスタでアル。

第４図で、第１図に示したような三重化された処理装置
１０１，１０２，１０３からの送信信性は、データ伝送
路４００．受信バッファ４０１゜４０２．４０３ｆ、介
して、フレーム処理回路４０４゜４０５．４０６に入る
。フレーム処理回路４０４〜４０６では受信フレームの
エラーチェック等を行ない、信号フレームから、データ
を抽出する。

抽出されたデータは、受信シフトレジスタ４０７゜４０
８．４０９を介し、受信データバッファ４１０゜４１１
．４１２に順次記憶される。フレーム処理回路４０４，
４０５，４０６は信号フレームのクローズフラグ２０２
を検出すると、受信完了信号４１３．４１４，４１５を
アクティブにする。受信タイミング検出回路４１６は、
すべての受信完了信号がアクティブになった時点で、ス
テータスレジスタ４１７を介して、受信データバッファ
４１０．４１１，４１２の内容を多重化信号処理回路４
１８に入力させる。その結果、多数決、照合等の処理を
受けた受信データは、受信データ記憶部４１９を介して
、入出力装置」１０へと転送される。

仮に・いずれかの伝送路からの信号に、クローズフラグ
が検出されない場合には、受信側異常検出回路４２０に
より、一定時間経過後、クローズフラグの検出された伝
送路のデータのみで信号処理全行ない、入出力装置側へ
データを転送する。

以上の例では、三重化されたＣＰＵと、１組の入出力装
置の間のデータ伝送について述べたが、木刀式は、第５
図に示すような多重化された伝送装置の切替制御にも応
用できる。

第５図のｊｉｈ合、５０１，５０２は伝送システムを構
成する処理装置であり、５０３，５０４は多面化伝送装
置、５０５は多重化伝送路である。

多重化伝送装！５０３，５０４内の送信部は、第３図の
送信回路構成であり、受信部は第４図の受信回路構成を
持つ。本実施例によれば、誤り訂正、検出符号、０回運
送チェック等、通常の伝送ｉ呉りｉ（ｉ制御では検出不
可能な異常をも検出可能であり、かつ、切替スイッチ等
を用いて伝送路を切替える必要もないので、高信頼、高
稼動率々冗長伝送システムを構成できる。

〔発明の効果〕

本発明によれば、非同期で動作する多重化制御装置にお
ける非同期処理に起因するデータの不一致、装置の不動
作、データ伝送効率の劣化を防げる。

【図面の簡単な説明】第１図は本発明を３重化処理装置に適用した場合の一実
施例のブロック図、第２図は本発明を適用する場合のデ
ータ転送データフレーム図、第３図は本発明の一実施例
のデータ送信回路のブロック図、第４図は本発明のデー
タ学僧回路のブロック図、第５図は本発明を多重化伝送
システムに適用した一実施例図である。３０１・・・処理データ、３０２・・・送信データバッ
ファ、３０３・・・データ伝送開始信号、３０５・・・
伝送タイミング管理回路、３０６・・・送信側異常検出
回路、３０７・・・送信シフトレジスフ、３０８・・・
送信フレーム処理回路、３０９・・・送信ステータスレ
ジスタ、３１０・・・送信マルチプレクサ、３１１・・
・送等１図￥３図第４区茅５巳０５

Claims

【特許請求の範囲】 ■、入力装置と、この入力装置の入力データをもとに演
算処理を実行する複数のＣＰＵと、このＣＰＵの処理結
果を照合し、前記ＣＰＵの出力信号の異常を検出し、前
記ＣＰＵに異常が生じた場合は、前記異常を生じたＣＰ
Ｕの出力信号をマスクする照合回路と、この稲合回路の
出力側に設けられ、前記照合回路の出力によって動作す
る出力装置とからなる多重化制御装置において、前記Ｃ
ｉ）　Ｕの処理結果の伝送タイミングを管理する伝送タ
イミング管理回路と、この管理回路の出力により、−斉
にデータ伝送を開始する複数のデー之伝送装置と、この
データ伝送装置間に設けられるタイミング検出線と前記
データ伝送装置からの送信データ全一括して受信する受
信装置とからなることを特徴とする多重化構成制御装置
。２、特許請求の範囲第１項において、前記データ伝送装置からの送信データが、すべて受信終
了したことを検出する受信タイミング検出回路と、受信
データを一旦蓄える受信データで（ソファと、前記受信
タイミング検出回路の出力により、前記受信データ・く
ツファ内のデータを照合し、正常と判断できる受信デー
タのみを出力装置バス上に転送する受信装置とからなる
ことを特徴とする多重化構成制御装置。