SU760447A1

SU760447A1 - Distributor

Info

Publication number: SU760447A1
Application number: SU782616819A
Authority: SU
Inventors: Aleksandr N Gorbunov; Evgenij A Evseev; Aleksandr S Cherednichenko; Nikolaj N Karabaza
Original assignee: Aleksandr N Gorbunov; Evgenij A Evseev; Aleksandr S Cherednichenko; Nikolaj N Karabaza
Priority date: 1978-05-22
Filing date: 1978-05-22
Publication date: 1980-08-30

Description

Изобретение относится к области автоматики и вычислительной техники.The invention relates to the field of automation and computing.

Известны распределители, содержа. щие η -разрядный счетчик, дешифра- ,Known distributors, containing. η -bit counter, decryption-,

тор, счетчик И задающее устройство ζϊ]. К недостаткам устройства относятся узкие функциональные возможности .torus, counter And setting device ζϊ]. The disadvantages of the device are narrow functionality.

1one

Наиболее близким техническим решением к изобретению является распределитель, содержащий η-разрядный счетчик на элементах И и счетных триггерах, разрядные выходы κοτόρό- , го соединены с входами дешифратора, счетчик, входы установки которого соединены с выходами задающего устройства, причем выходы дешифратора подключены к первой группе выходных _ шин, а прямые разрядные выходы η разрядного счетчика - к второй группе выходных шин ^2].The closest technical solution to the invention is a distributor containing a η-bit counter on the elements And counting triggers, bit outputs κοτόρό-, which are connected to the inputs of the decoder, a counter whose installation inputs are connected to the outputs of the driver, and the outputs of the decoder are connected to the first group output _ bus, and direct discharge outputs η bit counter - to the second group of output tires ^ 2].

К недостаткам устройства относят^ 2 ся узкие функциональные возможности.The disadvantages of the device include ^ 2 sya narrow functionality.

Цель изобретения - расширениеThe purpose of the invention is the expansion

функциональных возможностей распределителя. 3functionality of the distributor. 3

22

Эта цель достигается за счет того, что в распределителе, содержащем л-разрядный счетчик на элементах И и счетных триггерах, разрядные выходы которого соединены с входами дешифратора, счетчик, входы установки которого соединены с выходами задающего' устройства, причем выходы дешифратора подключены к первой группе выходных шин, а прямые разрядные выходы η -разрядного счетчика - к второй группе выходных шин, введены делитель частоты, два триггера, три элемента И, два элемента НЕ, элемент ИЛИ, две шины управления и η +1 элементов И управления, при этом входная шина соединена с первым входом первого элемента И и через делитель частоты с входом задающего устройства и с единичным входом первого триггера, единичный выход которого подключен к первому входу второго элемента И и к второму входу первого элемента И, выход которого' соединен с счетным входом счетчика, выход которого подключен к нулевому входу первого триггера, к единичному входу второго триггера, к первому входу первого элемента И И-разрядного счет760447This goal is achieved due to the fact that in the distributor, containing an l-bit counter on the elements And counting triggers, the bit outputs of which are connected to the inputs of the decoder, the counter, the installation inputs of which are connected to the outputs of the master device, and the outputs of the decoder are connected to the first group output buses, and direct bit outputs of an η-bit counter to the second group of output buses, a frequency divider, two triggers, three AND elements, two NOT elements, OR element, two control buses and η +1 AND controls, are entered. This input bus is connected to the first input of the first element I and through a frequency divider with the input of the driver and a single input of the first trigger, the unit output of which is connected to the first input of the second element I and to the second input of the first element I whose output is connected to the counting input counter, the output of which is connected to the zero input of the first trigger, to the single input of the second trigger, to the first input of the first element of the AND-bit account 760447

«ика и к первым входам элементов И управления, вторые входы которых подключены к первой шине управления и к входу первого элемента НЕ, выход которого соединен с первым входом · третьего элемента Й и с вторыми входами элементов И П -разрядного счетчика, причем выходы с первого по К-й элемент И управления соединены с единичными входами соответствующих счетных триггеров η-разрядного счетчика, единичные выходы которых соединены с третьими входами с второго по (п+'1}-ый элемент И управления, выход (пк 1)-го элемента И управления подключен к нулевым входам счетных триггеров η -разрядного рчетчика, второй вход второго элемента И соединён с второй шиной управления и через второй элемент НЕ с вторым входом третьего элемента И, третий вход которого.подключен к единичному выходу второго триггера, а выход соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход - к управляющему входу дешифратора, нулевой вход второго триггера соединен с нулевым выходом счетного триггера последнего разряда η -разрядного счетчика."Ik and to the first inputs of control elements AND, the second inputs of which are connected to the first control bus and to the input of the first element NOT, the output of which is connected to the first input of the third element H and to the second inputs of the elements of the P n-bit counter, and the outputs from the first on the K-th element And the control is connected to the single inputs of the corresponding counting triggers of the η-bit counter, the unit outputs of which are connected to the third inputs from the second to (n + '1} -th element of the control, the output (pc 1) of the control connected to zero the inputs of the counting flip-flops of an η-bit counter, the second input of the second element I is connected to the second control bus and through the second element NOT to the second input of the third element AND, the third input of which is connected to the unit output of the second trigger, and the output connected to the first input of the element OR, the second input of which is connected to the output of the second element I, and the output to the control input of the decoder, the zero input of the second trigger is connected to the zero output of the counting trigger of the last digit of the η-bit counter.

Функциональная схема распределителя представлена на чертеже.The functional diagram of the distributor is shown in the drawing.

Распрёделитель содержит η -разрядный счетчик 1 на элементах И и счетных триггерах, разрядные выходы которого соединены с входами дешифратора 2, счетчик 3, входы установки которого соединены с выходами задающего устройства 4, выходы дешифратора 2 подключены к первой группе выходных шин 5, а прямые разрядные выходы счетчика 1 - к второй группе выходных шин б, входную шину 7, которая соединена с первым входом первого элемента И 8 и через делитель 9 частоты с входом задающего устройства 4 и с единичным входом первого триггера 10, единичный выход которого подключенк первому входу второго элемента. И 11 и к второму входу элемента И 8, выход которого соединён со счетным входом счетчика 3, выход которого подключен к нулевому входу, триггера 10, к единичному ВХОДУ второго триггера 12, к первому входу первого элемента И счетчика 1 и к первым входам элементов И 13. , 13_г ,.. 13_п+1 управления, вторые входы которых подключены к первой шине 14 управления и к входу первого элемента НЕ 15, выход которого соединен с первым Входом третьего элемента И 16 й с вторыми входами элементов счетчика 1, причем выходы с первого пой-й элемент И 13^,13^,...,13^ управления соединены с единичными ' входами соответствующихсчетных триггеров счетчика 1, единичные выходы которых соответственно соединены сThe distributor contains an η -bit counter 1 on the And elements and counting triggers, the bit outputs of which are connected to the inputs of the decoder 2, the counter 3, the installation inputs of which are connected to the outputs of the driver 4, the outputs of the decoder 2 are connected to the first group of output buses 5, and the direct bits the outputs of the counter 1 - to the second group of output buses b, the input bus 7, which is connected to the first input of the first element I 8 and through the frequency divider 9 to the input of the driver 4 and to the single input of the first trigger 10, the single output of which It is connected to the first input of the second element. And 11 and the second input element And 8, the output of which is connected to the counting input of counter 3, the output of which is connected to the zero input, trigger 10, to the single INPUT of the second trigger 12, to the first input of the first element And counter 1 and to the first inputs of the elements And 13., 13 _g , .. 13 _{p + 1} control, the second inputs of which are connected to the first control bus 14 and to the input of the first element 15, the output of which is connected to the first input of the third element 16 and 16 with the second inputs of the elements of counter 1, and the outputs from the first sing element and the 13 ^, 13 ^, ..., 13 ^ controls are connected to single 'inputs of the corresponding counter-triggers of counter 1, the single outputs of which are respectively connected to

Третьими входами с второго по (ё + 1)-й элементов И 13^,...13^ управления, выход элемента И 13 "Third inputs from the second to (ё + 1) -th element And 13 ^, ... 13 ^ controls, output element And 13 "

управления подключен к нулевым входам счетных триггеров счетчика 1;второй вход элемента И 11 соединен с второй шиной управления 17 и через второй элемент НЕ 18 с вторым входом элемента И 16,третий вход которого подключен к единичному выходу триггера 12, а Выход соединен с первым входом элемента ИЛИ 19,второй вход которого подключен к выходу второго элемента И 11,а выход - к управляющему входу дешифратора 2.Нулевой вход триггера 12 соединен с нулевым выходом счетного триггера последнего разряда счетчика 1.control is connected to the zero inputs of the counting triggers of counter 1; the second input of the element 11 is connected to the second control bus 17 and through the second element NOT 18 to the second input of the element 16, the third input of which is connected to the single output of trigger 12, and the output is connected to the first input element OR 19, the second input of which is connected to the output of the second element 11 and the output to the control input of the decoder 2. The zero input of the trigger 12 is connected to the zero output of the counting trigger of the last digit of the counter 1.

Распределитель работает следующим образом.The distributor works as follows.

В начальный момент счетчики 1, 3, делитель 9 частоты, триггеры 10, 12 установлены в нулевое состояние.Элемент И 8 закрыт нулевым логическим уровнем с единичного выхода триггера 10. Элементы И 13_1Г13_г,..., 13_Кмуправления закрыты нулевым логическим уровнем, подаваемым по шине 14 управления. Элемент И 11 закрыт нулевым логическим уровнем с единичного выхода триггера 10 и нулевым логическим уровнем, подаваемым по шине 17 управления. При наличии единичного логического уровня на шине 17 управления распределитель формирует серию выходных импульсов с регулируемой длительностью в пределах периода их следования. По входной шине 7 синхроимпульсы поступают на вход делителя 9 частоты. Первый выходной импульс делителя 9 частоты поступает на вход задающего устройства 4, с выхода которого по входам установки в счетчик 3 вносится соответствующий код и триггер 10 устанавливается в единичное состояние. Вследствие этого открываются элементы И 8 и И 11.At the initial moment, counters 1, 3, frequency divider 9, triggers 10, 12 are set to zero. Element And 8 is closed with a zero logic level with a single trigger output 10. Elements And 13 _1G 13 _g , ..., 13 _{Km of} control are closed with zero logical level supplied by bus 14 control. Element And 11 closed zero logic level with a single output trigger 10 and zero logic level supplied on the bus 17 control. If there is a single logic level on the control bus 17, the distributor forms a series of output pulses with adjustable duration within the period of their repetition. On the input bus 7 clock pulses are fed to the input of the divider frequency 9. The first output pulse of the frequency divider 9 is fed to the input of the driver 4, from the output of which the installation code in the counter 3 is entered the appropriate code and the trigger 10 is set to one state. As a consequence, the elements are opened And 8 and 11.

С выхода элемента И 11 единичный логический уровень поступает через элемёнт ИЛИ 19 на управляющий вход дешифратора 2. Так как счетчик 1 находится в нулевом состоянии,‘то на выходах дешифратора 2 выходные сигналы отсутствуют. При открывании элемента И 8 Начинает заполняться счетчик 3. Импульс переполнения счетчика 3 поступает на нулевой вход триггера 10, на единичномвыходе которого, появляется при этом нулевой логический уровёйь, закрывающий элемент И 8. На вход счетчика 3 синхроимпульсы не поступают и ой находится в обнуленном состоянии.From the output of the element 11, the unit logic level is fed through the element OR 19 to the control input of the decoder 2. Since counter 1 is in the zero state, there are no output signals at the outputs of the decoder 2. When opening element 8, counter 3 begins to fill. The overflow pulse of counter 3 arrives at the zero input of trigger 10, at the single output of which zero logical level appears, the closing element AND 8. At the input of counter 3, the clock pulses do not arrive and oh is in zeroed state .

По переднему фронту импульса переполнения счётчика 3 триггер 12 устанавливается в единичное состояние. On the leading edge of the pulse overflow counter 3 trigger 12 is set to one state.

Одновременно с импульсом переполнения счётчика 3 науправляющем входе дешифратора 2 появляется нулевойSimultaneously with the impulse of overflow of the counter 3, zero appears on the directing input of the decoder 2

5five

760447760447

66

логический уровень. Первый выходной импульс счетчика 3 поступает через первый элемент И'счетчика 1*на счеф ный вход первого счетного триггера, и счетчик 1 записывается число 1. второй выходной импульс делителя 9 частоты поступает на вход задающего устройства 4, с выхода которого счетчик 3 Вносится код, соответствующий заданной длительности первого выходного импульса, и на единичный вход триггера 10, вновь устанавливая его в единичное состояние. Единичный Логический уровень с единичного выхода триггера 10 через элемент И 11 и элемент ИЛИ 19 вновь поступает на управляющий вход дешифратора 2. При этом на первом выходе дешифратора 2 формируется передний фронт первого выходного импульса. Счетчик 3 заполняется до переполнения. Импульс переполнения счетчика 3 поступает на нулевой вход триггера 10, нулевой логический уровень с единичного выхода которого закрывает элементы И 8, 11. На управляющем входе дешифратора 2 формируется задний фронт первого выходного импульса.logical level. The first output impulse of counter 3 goes through the first element of counter 1 * to the counting input of the first counting trigger, and the counter 1 records the number 1. The second output impulse of the frequency divider 9 arrives at the input of the setting device 4, from the output of which counter 3 corresponding to the specified duration of the first output pulse, and to the single input of the trigger 10, again setting it to one state. A single Logic level from the single output of the trigger 10 through the element 11 and 11 or the element 19 again enters the control input of the decoder 2. At the same time, the first front of the first output pulse is formed at the first output of the decoder 2. Counter 3 is filled before overflow. The pulse of the overflow of the counter 3 arrives at the zero input of the trigger 10, the zero logic level from the single output of which closes the elements AND 8, 11. At the control input of the decoder 2, the trailing edge of the first output pulse is formed.

Второй выходной импульс счетчика 3 поступает также через первый элемент И счетчика 1 на счетный вход первого счетного триггера. В счетчик 1 записывается число 2. Далее распределитель функционирует аналогично. При наличии нулевых логических уровней на шинах 14 и 17 управления распределитель формирует серию выходных импульсов с длительностью, равной периоду их следования.The second output pulse of the counter 3 also flows through the first element AND of the counter 1 to the counting input of the first counting trigger. The number 1 is recorded in counter 1. Next, the distributor functions in a similar way. In the presence of zero logic levels on the tires 14 and 17 of the control valve forms a series of output pulses with a duration equal to the period of their repetition.

При наличии единичного логического уровня только на шине 14 управления распределитель формирует серию перекрывающихся импульсов с произвольным сдвигом.In the presence of a single logical level only on the control bus 14, the distributor forms a series of overlapping pulses with an arbitrary shift.

Claims

Claim

A distributor containing an l-bit counter on the And elements and counting triggers, the bit outputs of which are connected to the inputs of the decoder, a counter, the installation inputs of which are connected to the outputs of the reference device, the outputs of the decoder connected to the first group of output buses, and the direct bit outputs; -bit counter - to the second group of 55 ne output tires, distinguished by the fact that, in order to extend the functionality, a frequency divider, two triggers, three AND elements, two NOT elements, an OR element, two buses, were introduced into it ION 5 and + 1 and the control elements, with

In this case, the input bus is connected to the first input of the First Element I and through a frequency divider to the input of the driver and to the single input of the first trigger, whose single output is connected to the first input of the second And element and to the second input of the First And element, the output of which is connected to counter input counter

.. whose output is connected to the zero input of the first trigger, to the single input of the second trigger, to the first input of the first element AND of the η-bit counter and to the first inputs of the I control elements, the second inputs of which are connected to the first control bus and to the input of the first element NOT , the output of which is connected to the first input of the third element X by the second inputs of the elements of an η-digit 25 counter, with the outputs from the first to th th element of the control I being connected to the single inputs of the corresponding counting triggers of the η -bit counter, the unit outputs of which are respectively connected to the third inputs of the second to (n + 1) -th control element, the output of the (n + 1) -th control element, and the controls are connected to the zero inputs of the 35-count counter trigger, the second input of the second element And is connected to the second control bus and through the second element is NOT to the second input of the third element AND, the third input of which is connected to the one / 0 output of the second trigger, and the output is connected to the first input of the OR element, the second input of which is connected to the output of the second element AND, and the output - to manage To the input of the decoder, the zero input of the second trigger is connected to the zero output of the counting trigger of the last digit of the разряд-bit counter.