SU970670A1 - Pulse duration discriminator - Google Patents

Pulse duration discriminator Download PDF

Info

Publication number
SU970670A1
SU970670A1 SU813280938A SU3280938A SU970670A1 SU 970670 A1 SU970670 A1 SU 970670A1 SU 813280938 A SU813280938 A SU 813280938A SU 3280938 A SU3280938 A SU 3280938A SU 970670 A1 SU970670 A1 SU 970670A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
pulse
counter
trigger
Prior art date
Application number
SU813280938A
Other languages
Russian (ru)
Inventor
Алла Антоновна Радивилко
Леонид Николаевич Уласевич
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU813280938A priority Critical patent/SU970670A1/en
Application granted granted Critical
Publication of SU970670A1 publication Critical patent/SU970670A1/en

Links

Description

Изобретение относитсй к импульсной технике и может быть использовано дл  селектировани  импульсов по длительности с устанавливаемлм извне порогом селекции. Известно устройство, обеспечивающее установку извне порога селекции, содержащее генератор тактовых импульсов , элемент сравнени  кодов, блоки пам ти и выборки кода, региструказатель кода и элементы .The invention relates to a pulsed technique and can be used for the selection of pulses in duration with an external selection threshold. A device is known that provides for setting a selection threshold from outside, comprising a clock pulse generator, a code comparison element, memory blocks and a code sample, a code register and elements.

Однако такое устройство сложно и не обеспечивает восстановление информационной длительности селектируемого импульса.However, such a device is difficult and does not provide recovery of the information duration of the selected pulse.

Известен также селектор импульсных сигналов, содержащий генератор опорных импульсов, счетчик импульсов, дешифратор, триггер, элемент задержки , логический элемент ЗАПРЕТ,формирователь импульсов и элементы ,A pulse signal selector is also known, comprising a reference pulse generator, a pulse counter, a decoder, a trigger, a delay element, a BAN logic element, a pulse shaper, and elements,

Недостатком известного устройства  вл етс  то, что оно селектирует импульсы только одной длительности.A disadvantage of the known device is that it selects pulses of only one duration.

Наиболее, б/1изким к предлагаемому  вл етс  селектор импульсов по длительности, содержащий генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы кото-,Most, b / 1 low to the present invention is a pulse selector in duration, containing a clock pulse generator, the output of which is connected to the first inputs of the first and second elements AND, the outputs of which are

рых соединены соответственно с первым и вторым входами элемента ИЛИ,. выход которого подключен к счетному входу счетчика импульсов, выход которого подключен к счетному входу первого триггера, инвертор, вход которого и второй вход первого элемента И соединены с входной шиной селектора, а выход инвертора под10 ключен к входу сброса счетчика импульсов и к первому входу третьего элемента И, второй вход которого соединен с пр млм выходом первого триггера , а выход - с единичным входом ryh are connected respectively with the first and second inputs of the OR element. the output of which is connected to the counting input of the pulse counter, the output of which is connected to the counting input of the first trigger, the inverter, whose input and the second input of the first element I are connected to the input bus of the selector, and the output of the inverter is connected to the reset input of the pulse counter and to the first input of the third element And, the second input of which is connected to the prmlm output of the first trigger, and the output - with a single input

15 второго триггера, нулевой вход которого подключен к инверсному выходу первого триггера, а выход - к второму входу второго элемента И 3..15 of the second trigger, the zero input of which is connected to the inverse output of the first trigger, and the output to the second input of the second element I 3 ..

2020

Недостатком известного устройства  вл етс  невозможность управлени  извне порогом селекции, который определ етс  коэффициентом пересчета счетчика импульсов и жестко заданA disadvantage of the known device is the impossibility of externally controlling the selection threshold, which is determined by the conversion rate of the pulse counter and is strictly specified.

дл  данной схемы устройства, что for a given circuit device that

значительно ограничивает возможности применени  предлагаемого устройства в автоматическом управлении.significantly limits the possibility of using the proposed device in automatic control.

Цель изобретени  - расширениеThe purpose of the invention is the expansion

Claims (3)

30 функциональных возможностей устройетва за счет возможности управлением извне порогом селекции. Поставленна  цель достигаетс  те что в устройство, содержащее генератор тактовых иг пульсов, ззыход которого соединен с первыми входами первого и второго элементов И, инве тор, вход которого соединен с вторым входом первого элементг1 И и под ключен, к входной шине устройства, триггер, пр мой выход которого соединен с вторым входом второго элеме та И, третий элемент Ии счетчик импульсов, введены регистр хранени , элемент сравнени  кодов и дешифратор нул , ВХОД которого соединен с выходом счетчика, импульсов и первым входом элемента сравнени  кодов, второй вход которого соединен с выходом регистра хранени , вход которого подключен к управл ющей шине устройства,а выходы элеме та сравнени  кодов и дешифратора н соединены соответственно с единичны и нулевым входом триггера,инверсны выход которого соединен с третьим входом первого элемента И и первым входом третьего элемента И,второй вход которого соединен с выходом и вертора и третьим входом второго элемента И, выход которого подключен к входу вычитани  счетчика импульсов , входы суммировани  и сброс которого подключены соответственно к выходам первого и третьего элемен тов И, На фиг.1 дана структурна  схема предлагаемого селектора; на фиг. 2 временные диаграм «, где а - после довательность тактовых импульсов генератора 17 6 - входной импульс; в - импульсы, поступающие на вход суммировани  счетчика 2; г - импул на входе элемента 3 сравнени  кодов; д - выходной импульс; е - импульс на выходе инвертора 7; ж импульс на выходе элемента И 9; з импульс на инверсном выходе триггера 6; п - импульсы, поступающие на вход вычитани  счетчика 2; к импульс на выходе дешифратора 5. Селектор содержит генератор 1 тактовых импульсов, счетчик 2 импульсов , элемент 3 сравнени  кодов регистр 4 хранени , дешифратор 5 н л , триггер б, инвертор 7, элемент И 8-10, входную шину И, упрайл к дую шину 13. Выход генератора 1 соединен с первыми входами элементов И 8 и 9. Второй вход элемента И 8 подключен к входной шине 11 устройства. Выход элемента И 8 сое динен с входом сумг шровани  счетчи 2, а выход элемента И 9 - с входом сброса счетчика 2. Выход элемента И 9 соединен с входом вычитани  счетчика 2, выход которого подключен к входу дешифратора 5 и к первому входу элемента 3 сравнени , второй вход которого соединен с выходом регистра 4 , вход которого подключен к управл ющей шине 12 .устройства. Выход элемента 3 сравнени  и выход деиифратора 5 соединены соответственно с единичным и нулевым входами триггера 6, инверсный выход koToporo соединен с первым входом элемента И 10 и с третьим входом элемента И 8. Третий выход триггера 6 соединен с вторым входом элемента И 9 и  вл етс  выходом 13 устройства. Кроме того, входные импульсы поступают на инв.ертор 7, выход которого соединен с вторым входом элемента И 10 и третьим входом элемента И 9. Селектор работает следующим об- , раз ом. Входной пр моугольный импульс поступает на вход элемента И 8 (фиг.2, б) и заполн етс  счетными импульсами генератора 1 (фиг.2,а). Таким образом, входной сигнал преобразуетс  в импульсы, число которых пропорционально длительности входного импульса. Эти импульсы поступают на вход -суллмировани  счетчика 2 (фиг.). Счетчик 2 на своем выходе формирует двоичный код, который поступает на первый вход элемента 3 сравнени , на второй вход KoTopioro поступает код из регистра 4. Предварительно в регистр 4 по управл ющей шине 12 записываетс  код, соответствующий порогу селекции Tf, . Если длительность входного импульса удовлетвор ет условию Т: fCf,, то счетчик 2 сброситс  задним фронтом входного импульсаf который проходит через инвертор 7 и элемент И 10. В этом случае элемент 3 сравнени  не вырабатывает сигнала. Бели длительность входного сигнала tr удовлетвор ет условию t v Cs тогда, после того, как на выходе счетчика 2 устанавливаетс  код, равный коду порога селекции, элемент 3 сравнени  вырабатывает сигнал равенства кодов (фиг.2, г), который устанавливает триггер б в единичное состо ние (в исходном состо нии триггер 6 находитс  в нулевом состо нии ) . Таким образом формируетс  передний фронт выходного импульса (фиг.2,д). Нулевой потенциал с инверсного выхода триггера 6 поступает на третий вход элемента И 8, и запрещает дальнейшее прохождение тактовых импульсов с генератора 1 на вход суммировсши  счетчика 2. Счетчик 2 прекращает счет. С окончанием входного импульса высокий потенциал с выхода инвертора 7 ( фиг.2, е) поступает на третий вход элемеита И 9, на второй вход которого поступает высокий потенциал с пр мого выхода триггера б. Тактовые импульсы с генератора 1 проход т через открытый элемент И 9 ка вход вычитани  счетчика 2. Начинаете счет в обратном направлении (фиг.2 После того, как число импульсов, по ступивших на вход вычитани  счетчика 2, станет равным введенному ранее , числу, поступившему на вход суммировани  счетчика 2, на выходе дешифратора 5 нул  по вл етс  импул ( фиг.2, к), возвращающий триггер 6 в исходное состо ние. При этом заканчиваетс  формирование выходного импульса, длительность которого ра на длительности входного импульса (фиг.2, д). Изменение порога селекции осуществл етс  изменением кода, которы поступ ает по управл ющей шине 12. Таким образом, предлагаемое устройство позвол ет осуществл ть селекцию импульсов по длительности из последовательности импульсов, причем порвг селекции устанавливаетс  извне по сигналам на управл ющей шине, а информсщионна  длительность , селектируемого импульса сохран етс  неизменной. Формула изобретени  Селектор импульсов по длительнос ти , содержащий генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, инвертор, вход которого соединен с вторым входом пер-, вого элемента И и подключен ко входной шине устройства, триггер, пр мой выход которого соединен с вторым входом второго элемента И, третий элемент И и счетчик импульсов, о тличающийс  тем, что, с целью расширени  его функциональных возможностей, в него введены регистр хранени , элемент сравнени  кодов и дешифратор нул , вход которого соединен с выходом счетчика импульсов и первым входом элемента сравнени  кодов, второй вход которого соединен с выходом регистра хранени , вход которого подключен к управл ющей шине устройства, а выходы элемента сравнени  кодов и дешифратора нул  соединены соответственно с единичным и нулевым входами триггера, инверсный выход которого соединен с третьим входом первого элемента И и первым входом третьего элемента И, второй вход которого соединен с выходом инвертора и третьим входом второго элемента И, выход которого подключен к входу вычитани  счетчика импульсов, входы суммировани  и сброса которого подключены соответственно к выходам первого и третьего элементов И. Источники информации,,, прин тые во внимание при экспертизе 1-. Авторское свидетельство СССР 746901, кл. Н 03 К 5/18, 1980. 30 functional devices due to the possibility of externally controlling the selection threshold. The goal is achieved by the fact that the device containing the clock pulse generator, zykhod which is connected to the first inputs of the first and second elements And, the investor, whose input is connected to the second input of the first element And1 and connected to the device input bus, trigger, etc. my output of which is connected to the second input of the second element AND, the third element AI of the pulse counter, entered the storage register, the code comparison element and the decoder zero, whose INPUT is connected to the output of the counter, pulses and the first input of the comparison element codes, the second input of which is connected to the output of the register of storage, the input of which is connected to the control bus of the device, and the outputs of the code comparison element and the decoder n are connected respectively to the unit and the zero input of the trigger, the inverse output of which is connected to the third input of the first element And the first input of the third element And, the second input of which is connected to the output and the verter and the third input of the second element And, the output of which is connected to the subtraction input of the pulse counter, the summing and reset inputs of which are connected ootvetstvenno to the outputs of the first and third elements of AND, Figure 1 is given a block diagram of the selector; in fig. 2 time diagrams, where a is the sequence of oscillator clock pulses 17 6 - input pulse; c — impulses arriving at the summing input of counter 2; g is the pulse at the input of the element 3 of the comparison of codes; d - output pulse; e is the pulse at the output of the inverter 7; W impulse at the output element And 9; s pulse at the inverse of the trigger output 6; n - impulses arriving at the input of the subtraction of counter 2; a pulse at the output of the decoder 5. The selector contains a generator of 1 clock pulses, a counter of 2 pulses, an element 3 of comparison of codes, a register 4 of storage, a decoder of 5 nl, a trigger b, an inverter 7, an element of And 8-10, an input bus And, directed to a duy bus 13. The output of the generator 1 is connected to the first inputs of the elements And 8 and 9. The second input of the element And 8 is connected to the input bus 11 of the device. The output of an AND 8 element is dinane with the input of summing gate 2 sum, and the output of element 9 is with the reset input of counter 2. The output of element AND 9 is connected to the subtraction input of counter 2, the output of which is connected to the input of the decoder 5 and to the first input of the comparison element 3 , the second input of which is connected to the output of the register 4, the input of which is connected to the control bus 12 of the device. The output of the comparison element 3 and the output of the de-diffuser 5 are connected respectively to the single and zero inputs of the trigger 6, the inverse output koToporo is connected to the first input of the And 10 element and to the third input of the And 8 element. The third output of the trigger 6 is connected output 13 of the device. In addition, the input pulses arrive at the inverter 7, the output of which is connected to the second input of the element 10 and the third input of the element 9. The selector operates as follows. The input rectangular impulse arrives at the input of the And 8 element (Fig. 2, b) and is filled with the counting pulses of the generator 1 (Fig. 2, a). Thus, the input signal is converted into pulses, the number of which is proportional to the duration of the input pulse. These pulses arrive at the input of the counter-2 counter (Fig.). Counter 2 at its output generates a binary code that enters the first input of the comparison element 3, the code from register 4 arrives at the second input of KoTopioro. Previously, the code corresponding to the selection threshold Tf, is written to register 4 via control bus 12. If the duration of the input pulse satisfies the condition T: fCf, then counter 2 is reset by the falling edge of the input pulse f that passes through the inverter 7 and element 10. In this case, the comparison element 3 does not produce a signal. If the duration of the input signal tr satisfies the condition tv Cs then, after the output of counter 2 sets a code equal to the selection threshold code, comparison element 3 generates a signal of equality of codes (Fig.2, d), which sets trigger b to one state (in the initial state the trigger 6 is in the zero state). Thus, the leading edge of the output pulse is formed (Fig. 2, d). The zero potential from the inverse output of the trigger 6 enters the third input of the element I 8, and prohibits the further passage of the clock pulses from the generator 1 to the input of the summation of the counter 2. The counter 2 stops counting. With the end of the input pulse, a high potential from the output of the inverter 7 (Fig. 2, e) goes to the third input of the element A 9, to the second input of which a high potential comes from the direct output of the trigger b. The clock pulses from the generator 1 pass through the open element AND 9 of the input of the subtraction of counter 2. Start the counting in the opposite direction (Fig. 2) After the number of pulses entering the subtraction of the counter of 2 becomes equal to the previously entered number An impulse (Fig. 2k) appears at the output of the summation of counter 2, at the output of the decoder 5, returning trigger 6 to its initial state. This completes the formation of the output pulse, the duration of which is equal to the duration of the input pulse (Fig. 2, e) Changing the threshold The selection is carried out by changing the code that arrives on the control bus 12. Thus, the proposed device allows the selection of pulses by duration from a sequence of pulses, and the selection selection is set externally by signals on the control bus, and the information duration of the selectable pulse The formula of the invention is a Pulse selector for duration, comprising a clock pulse generator, the output of which is connected to the first inputs of the first and second element And, the inverter, the input of which is connected to the second input of the first element And, and connected to the input bus of the device, a trigger, the direct output of which is connected to the second input of the second element And, the third element And and the pulse counter, which In order to expand its functionality, a storage register, a code comparison element and a zero decoder are entered into it, the input of which is connected to the output of the pulse counter and the first input of the code comparison element, the second input of which is connected to the output of the storage register, cat It is connected to the control bus of the device, and the outputs of the code comparison element and the zero decoder are connected respectively to the single and zero trigger inputs, the inverse output of which is connected to the third input of the first And element and the first input of the third And element, the second input of which is connected to the output of the inverter and the third input of the second element And, the output of which is connected to the input of the subtraction of the pulse counter, the inputs of summation and reset of which are connected respectively to the outputs of the first and third elements I. Sources information ,, taken into account in the examination of 1-. USSR author's certificate 746901, cl. H 03 K 5/18, 1980. 2. Авторское свидетельство СССР 540365, кл. Н 03 К 5/18, 11.11.75. 2. USSR author's certificate 540365, cl. H 03 K 5/18, 11.11.75. 3. Авторское свидетельство СССР 558394, кл. Н 03 К 5/18, 09.02.76 (прототип). 3. USSR author's certificate 558394, cl. H 03 K 5/18, 09.02.76 (prototype). дd еe жwell и кand to - t- t иг.2.ig.2.
SU813280938A 1981-04-15 1981-04-15 Pulse duration discriminator SU970670A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813280938A SU970670A1 (en) 1981-04-15 1981-04-15 Pulse duration discriminator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813280938A SU970670A1 (en) 1981-04-15 1981-04-15 Pulse duration discriminator

Publications (1)

Publication Number Publication Date
SU970670A1 true SU970670A1 (en) 1982-10-30

Family

ID=20955291

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813280938A SU970670A1 (en) 1981-04-15 1981-04-15 Pulse duration discriminator

Country Status (1)

Country Link
SU (1) SU970670A1 (en)

Similar Documents

Publication Publication Date Title
SU970670A1 (en) Pulse duration discriminator
SU1420648A1 (en) Shaper of pulse trains
SU1008893A1 (en) Pulse train generator
SU1123032A1 (en) Unit-counting square-law function generator
RU1800595C (en) Multi-channel delayed pulse train generator
SU395989A1 (en) Accumulating Binary Meter
SU947952A2 (en) Pulse duration discriminator
SU1187259A1 (en) Device for converting pulse train to rectangular pulse
SU558390A1 (en) Pulse delay device
SU1088109A1 (en) Pulse-repetition-period discriminator
SU930628A1 (en) Pulse discriminator
SU1247773A1 (en) Device for measuring frequency
SU540371A1 (en) Digital Time Modulator
SU1150760A1 (en) Device for counting number of pulses
SU616710A1 (en) Pulse train-to-single rectangular pulse converter
SU875608A1 (en) Device for programmed delay of pulses
SU1107104A1 (en) Selector of standard time radio signals
SU1016792A1 (en) Computing device
SU822333A1 (en) Pulse discriminator
SU607351A1 (en) Frequency-manipulated signal demodulator
SU411628A1 (en)
SU1656677A1 (en) Time-and-pulse code selector
SU1182667A1 (en) Frequency divider with variable countdown
SU758490A1 (en) Functional frequency generator
SU482713A1 (en) Device for measuring time intervals